現(xiàn)場可編程門陣列
- 基于SOPC技術(shù)的芯片批量測試板設(shè)計與實現(xiàn)
試；現(xiàn)場可編程門陣列；上位機中圖分類號：TP311；TN407? 文獻(xiàn)標(biāo)識碼：A? 文章編號：2096-4706（2023）06-0088-04Design and Implementation of Chip Batch Testing Board Based on SOPC TechnologyYI Fan， MA Jingyi（Zhengzhou University of Science and Technology， Zhengzhou? 450
現(xiàn)代信息科技 2023年6期2023-06-25
- 基于Vitis AI的可行駛區(qū)域檢測定制計算系統(tǒng)設(shè)計
詞：現(xiàn)場可編程門陣列;Vitis AI;可行駛區(qū)域檢測;定制計算系統(tǒng);卷積神經(jīng)網(wǎng)絡(luò)中圖分類號：TP391.4? ? ? ?文獻(xiàn)標(biāo)識碼：A文章編號：2096-4706（2022）01-0073-06Abstract： Aiming at the problems of long calculation time and poor real-time performance of the drivable area detection method based
現(xiàn)代信息科技 2022年1期2022-06-20
- 基于FPGA的SPR型塑料光纖折射率檢測研究
。以現(xiàn)場可編程門陣列（FPGA）作為核心驅(qū)動芯片構(gòu)建了一種基于表面等離子體共振（SPR）原理的光線折射率檢測系統(tǒng)，利用該系統(tǒng)對一種微/納米塑料光纖的折射率傳感特性進(jìn)行實驗測量。結(jié)果顯示，該種塑料纖維具有較一般塑料纖維更高的折射率傳感靈敏度，在微/納米塑料光纖直徑為25 μm、光纖耦合器輸入光源波長在635 nm時，折射最高分辨率能夠達(dá)到0.750。關(guān)鍵詞：現(xiàn)場可編程門陣列;表面等離子體共振;塑料光纖;折射率傳感靈敏度中圖分類號：TQ638 文獻(xiàn)標(biāo)識碼：A
粘接 2021年11期2021-12-08
- 微電子專業(yè)嵌入式設(shè)計課程教學(xué)改革探索
證、現(xiàn)場可編程門陣列、微電子專業(yè)、硬件描述語言中圖分類號：G642 ?文獻(xiàn)標(biāo)識碼：A1 引言工程教育專業(yè)認(rèn)證是國際通行的工程教育質(zhì)量保障制度，也是實現(xiàn)工程教育國際互認(rèn)和工程師資格國際互認(rèn)的重要基礎(chǔ)。工程教育專業(yè)認(rèn)證的核心是要確認(rèn)工科專業(yè)畢業(yè)生達(dá)到行業(yè)認(rèn)可的既定質(zhì)量標(biāo)準(zhǔn)，是以培養(yǎng)目標(biāo)和畢業(yè)生要求為導(dǎo)向的合格性評價[1]。另一方面，習(xí)近平總書記在全國高校思想政治工作會議上強調(diào)，高校思想政治工作關(guān)系高校培養(yǎng)什么樣的人、如何培養(yǎng)人以及為誰培養(yǎng)人這個根本問題。要堅持
科技信息·學(xué)術(shù)版 2021年30期2021-12-04
- 一種基于FPGA的低信噪比測距方法
基于現(xiàn)場可編程門陣列（FPGA）提出一種低信噪比下的測距方法，可有效提高反射率低或遠(yuǎn)距離目標(biāo)測距的穩(wěn)定性。該方法在FPGA上集成冒泡排序、數(shù)據(jù)分析提取、取平均等模塊，其中冒泡排序采用乒乓緩存比較的方法，數(shù)據(jù)分析提取通過分段、標(biāo)識、反推方法實現(xiàn)。本文對1200米處建筑物進(jìn)行測試，可實現(xiàn)小于±1m的測距波動。算法可實現(xiàn)低信噪比下距離的穩(wěn)定測量，在強噪聲或弱信號情況下均可得到較好穩(wěn)定效果，可廣泛用于激光測距。關(guān)鍵詞：低信噪比;測距;冒泡排序;數(shù)據(jù)分析提取;平均;
科學(xué)與財富 2020年17期2020-09-03
- 基于可編程門陣列的四極桿質(zhì)譜儀數(shù)字濾波器的設(shè)計與應(yīng)用
; 現(xiàn)場可編程門陣列; 四極桿質(zhì)譜儀; 小型化; 信噪比1 引 言隨著危險化學(xué)品與密閉環(huán)境現(xiàn)場實時監(jiān)測等工作需求日益增加[1～4]， 儀器的小型化成為四極桿質(zhì)譜儀發(fā)展的一個重要趨勢[5～7]。儀器小型化要求體積和功耗減小， 但性能與功能的設(shè)計需求并不會降低， 因此， 對控制系統(tǒng)的數(shù)據(jù)處理能力提出了較高的要求。數(shù)字濾波器是一種能有效提高質(zhì)譜信號信噪比（Signal-to-noise， SNR）的數(shù)據(jù)處理技術(shù)， 常見的數(shù)字濾波算法主要有小波分解法、匹配濾波法、
分析化學(xué) 2020年8期2020-08-21
- 一種基于System Generator的CORDIC算法實現(xiàn)
：在現(xiàn)場可編程門陣列（FPGA）芯片的應(yīng)用中，選擇坐標(biāo)旋轉(zhuǎn)數(shù)字計算（CORDIC）算法來實現(xiàn)正余弦函數(shù)的實時計算有著廣泛的應(yīng)用。同時在信號處理領(lǐng)域上，對正余弦函數(shù)的計算有著高精度的需求。據(jù)此采用Simulink平臺的Xilinx公司開發(fā)工具System Genenrator（SysGen）設(shè)計了基于CORDIC算法實現(xiàn)正余弦函數(shù)計算的FPGA模型，將角度計算范圍擴展到全實數(shù)領(lǐng)域，并在理論上推導(dǎo)出該設(shè)計方案計算結(jié)果的誤差上限。仿真結(jié)果顯示，該設(shè)計方案的誤差精
科技創(chuàng)新與應(yīng)用 2020年19期2020-06-23
- 基于以太網(wǎng)的FPGA遠(yuǎn)程升級可靠性設(shè)計
要：現(xiàn)場可編程門陣列（FPGA）廣泛應(yīng)用在通信及信息處理等眾多領(lǐng)域，傳統(tǒng)的基于本地開發(fā)環(huán)境的FPGA升級方式無法滿足工程現(xiàn)場維護(hù)的需求，基于以太網(wǎng)傳輸方式設(shè)計了FPGA遠(yuǎn)程升級系統(tǒng)方案，實現(xiàn)對FPGA配置文件的更新，為產(chǎn)品的升級維護(hù)提供了便利。升級過程中的異常情況，通過分析數(shù)據(jù)處理流程和引發(fā)常見問題的異常情況，分別設(shè)計了不同的異常處理機制，解決了遠(yuǎn)程升級失敗的問題。對異常處理機制進(jìn)行了充分測試，驗證了設(shè)計的可靠性。關(guān)鍵詞：現(xiàn)場可編程門陣列；遠(yuǎn)程升級；可靠性
計算機與網(wǎng)絡(luò) 2020年8期2020-05-15
- 基于雙重流水同步迭代的SM3算法高速硬件設(shè)計
計；現(xiàn)場可編程門陣列中圖分類號：TN918.4文獻(xiàn)標(biāo)志碼：A文章編號：1008-1739（2020）02-54-30引言雜湊運算是不可逆的密碼運算過程，可將任意長度的數(shù)據(jù)信息變換成固定長度的數(shù)據(jù)輸出[1]，在商用密碼中廣泛應(yīng)用在數(shù)字簽名和驗證、消息認(rèn)證碼的生成與驗證以及隨機數(shù)的生成等方面[2]。美國制定了安全雜湊算法（Secure Hash Algorithm，SHA）等系列標(biāo)準(zhǔn)，我國國家密碼管理局2010年公布了中國商用密碼雜湊算法標(biāo)準(zhǔn)SM3算法，該算法
計算機與網(wǎng)絡(luò) 2020年2期2020-04-20
- 基于FPGA的激光雷達(dá)SLAM測繪設(shè)計與實現(xiàn)
了以現(xiàn)場可編程門陣列（FPGA）為控制核心的高速數(shù)據(jù)采集系統(tǒng)，利用該系統(tǒng)結(jié)合全新的路徑導(dǎo)航算法設(shè)計出自主導(dǎo)航小車，可在復(fù)雜環(huán)境下自主巡航并繪制地圖，測試結(jié)果表明，小車在不同光照度條件下，可實現(xiàn)較好的導(dǎo)航和測繪效果。關(guān)鍵詞：激光雷達(dá);視覺導(dǎo)航;現(xiàn)場可編程門陣列中圖分類號：P412.25? ? ? ? ?文獻(xiàn)標(biāo)志碼：A? ? ? ? ?文章編號：2095-2945（2020）08-0015-03Abstract： SLAM （Simultaneous Loca
科技創(chuàng)新與應(yīng)用 2020年8期2020-03-13
- 基于PYNQ-Z2人工智能開發(fā)平臺的人臉追蹤檢測系統(tǒng)設(shè)計
詞：現(xiàn)場可編程門陣列（FPGA）;深度學(xué)習(xí);人臉識別;Python;OpenCV;PYNQ中圖分類號：TN911.7 文獻(xiàn)標(biāo)識碼：A 文章編號：2095-2945（2020）01-0012-03Abstract： This paper presents a prototype system of face tracking and detection based on PYNQ-Z2， an embedded artificial intelligence
科技創(chuàng)新與應(yīng)用 2020年1期2020-02-14
- 基于現(xiàn)場可編程門陣列的差分四相相移鍵控調(diào)制解調(diào)算法設(shè)計
現(xiàn)了現(xiàn)場可編程門陣列（FPGA）平臺下的DQPSK全數(shù)字調(diào)制解調(diào)，并可通過軟件編程進(jìn)行電路升級.與傳統(tǒng)DQPSK調(diào)制解調(diào)電路相比，不但縮減了印制電路板（PCB）的尺寸，而且可以在不改變電路的情況下升級調(diào)制解調(diào)算法，從而降低了硬件升級、算法調(diào)整的成本.以Intel的Quartus II軟件作為驗證平臺，用Verilog HDL語言實現(xiàn)了各個模塊功能的設(shè)計，采用ModelSim軟件進(jìn)行功能仿真，驗證算法的正確性.系統(tǒng)運行頻率達(dá)到132 MHz，達(dá)到了預(yù)期要求.
上海師范大學(xué)學(xué)報·自然科學(xué)版 2019年4期2019-11-01
- 基于FPGA的視頻監(jiān)控摔倒檢測報警系統(tǒng)
基于現(xiàn)場可編程門陣列（FPGA）的視頻監(jiān)控摔倒檢測報警系統(tǒng)。通過幀間差分法提取出運動目標(biāo)，結(jié)合人體高寬比和有效面積比2個條件進(jìn)行摔倒判定，最后用人體中心變化對判定結(jié)果進(jìn)行修正。當(dāng)摔倒發(fā)生時觸發(fā)聲光報警定位老人摔倒的房間，并結(jié)合通用分組無線業(yè)務(wù)（GPRS）通信網(wǎng)絡(luò)通知老人親屬及社區(qū)服務(wù)站，及時展開救助。經(jīng)試驗表明，系統(tǒng)幀處理速度為24.86fps，平均報警響應(yīng)時間為0.51s，滿足實時性要求;摔倒檢測準(zhǔn)確率達(dá)到96%，誤報率低。關(guān)鍵詞：視頻監(jiān)控;摔倒檢測;現(xiàn)
電機與控制學(xué)報 2019年8期2019-10-31
- 基于DSP+FPGA的高速采樣系統(tǒng)設(shè)計
力和現(xiàn)場可編程門陣列（FPGA）的并行處理能力，采用主從設(shè)計方式，提出一種基于DSP和FPGA的多通道、高速采樣系統(tǒng)的實現(xiàn)方法；闡述了系統(tǒng)的模塊功能、硬件布局、軟件設(shè)計以及對高速AD芯片THS1207的控制方式。實驗證明了設(shè)計的系統(tǒng)能夠?qū)崿F(xiàn)多通道、高速采樣的要求。關(guān)鍵詞：數(shù)字信號處理器；現(xiàn)場可編程門陣列；THS1207芯片；高速采樣一、各模塊器件選型由上述分析，設(shè)計中，AD采樣模塊選用TI公司生產(chǎn)的高速AD采樣芯片THS1207。每片THS1207包含4個
E動時尚·科學(xué)工程技術(shù) 2019年7期2019-09-10
- A320飛機機載RMP模擬器設(shè)計
; 現(xiàn)場可編程門陣列; ARINC429中圖分類號： TN710.9?34; V243.1 ? ? ? ?文獻(xiàn)標(biāo)識碼： A ? ? ? ? ? ? ? ? ? ? ? ? ?文章編號： 1004?373X（2019）14?0005?04Design of airborne RMP simulator for A320 aircraftWANG Kai， CUI Haiqing， GUO Guanpeng（College of Electronic Info
現(xiàn)代電子技術(shù) 2019年14期2019-08-12
- 基于FPGA的全數(shù)字延時鎖相環(huán)的設(shè)計
; 現(xiàn)場可編程門陣列; 電路仿真中圖分類號： TN402?34 ? ? ? ? ? ? ? ? ? ? ? ? ? 文獻(xiàn)標(biāo)識碼： A ? ? ? ? ? ? ? ? ? ? 文章編號： 1004?373X（2019）06?0069?03Abstract： In allusion to the problems such as low phase?locking accuracy， slow phase?locking speed and low integ
現(xiàn)代電子技術(shù) 2019年6期2019-04-04
- CNN加速器中卷積計算單元的硬件設(shè)計
絡(luò);現(xiàn)場可編程門陣列;卷積層中圖分類號：TP391.4 文獻(xiàn)標(biāo)識碼：A 文章編號：1007-9416（2019）10-0136-02CNN是著名的深度學(xué)習(xí)架構(gòu)，從人工神經(jīng)網(wǎng)絡(luò)擴展而來，它已經(jīng)大量用于不同應(yīng)用，包括視頻監(jiān)控，移動機器人視覺，數(shù)據(jù)中心的圖像搜索引擎等[1-2]。由于CNN的特殊計算模式，通用處理器實現(xiàn)CNN并不高效，所以很難滿足性能需求[4]。于是，基于FPGA，GPU甚至ASIC的不同加速器被相繼提出以提升CNN設(shè)計性能[5-6]。卷積神經(jīng)網(wǎng)
數(shù)字技術(shù)與應(yīng)用 2019年10期2019-01-08
- 基于VHDL語言的8×8點陣模塊控制器設(shè)計
詞：現(xiàn)場可編程門陣列；VHDL語言；MAX7219芯片；點陣顯示中圖分類號：TP273 文獻(xiàn)標(biāo)識碼：A 文章編號：1007-9416（2018）05-0006-03LED點陣顯示系統(tǒng)不僅能夠靜態(tài)顯示字符和圖像，而且能夠動態(tài)顯示文字、動畫、視頻等信息，在廣告、信息發(fā)布、體育比賽、工業(yè)等各個領(lǐng)域都有廣泛應(yīng)用。LED點陣顯示控制器的種類不少，包括單片機[1]、ARM[2， 3]、FPGA[4]，等等。本文采用DIGILENT公司的Basys2便攜式開發(fā)板，它是完
數(shù)字技術(shù)與應(yīng)用 2018年5期2018-09-26
- 基于FPGA的航姿測量單元設(shè)計與實現(xiàn)
元；現(xiàn)場可編程門陣列；通訊和控制中圖分類號：TP732 文獻(xiàn)標(biāo)識碼：A 文章編號：2095-1302（2018）07-00-030 引 言目前可編程邏輯器主要分為兩類：復(fù)雜可編程邏輯器件（Complex Programmable Logic Device，CPLD）和現(xiàn)場可編程邏輯器件（Field Programmable Gate Array，F(xiàn)PGA）。FPGA 的運行速度快，管腳資源豐富，易實現(xiàn)大規(guī)模的系統(tǒng)設(shè)計，有大量的軟核可用，便于二次開發(fā)。應(yīng)用F
物聯(lián)網(wǎng)技術(shù) 2018年7期2018-09-21
- 基于FPGA的逆變器橋臂實時仿真模型
臂；現(xiàn)場可編程門陣列；ModelSim仿真Key words： IGBT；inverter leg；Field Programmable Gate Array；ModelSim simulation中圖分類號：TN76 文獻(xiàn)標(biāo)識碼：A 文章編號：1006-4311（2018）30-0132-030 引言逆變器是實現(xiàn)交-直流電變換的關(guān)鍵器件，而電力電子器件又是逆變器的核心部件，逆變器中的電力電子以全控型器件為主，目前應(yīng)用最廣泛的是絕緣柵雙極晶體（Insula
價值工程 2018年30期2018-09-19
- 基于FPGA認(rèn)知無線網(wǎng)絡(luò)中雙優(yōu)先級MAC協(xié)議的研究
，以現(xiàn)場可編程門陣列（FPGA）硬件電路為實驗研究平臺，首次對認(rèn)知無線網(wǎng)絡(luò)中雙優(yōu)先級MAC協(xié)議進(jìn)行設(shè)計和實現(xiàn)。該設(shè)計充分運用FPGA的靈活性，采用硬件描述語言Verilog HDL和原理圖相結(jié)合的方法，使用QuartusⅡ9.0 進(jìn)行電路設(shè)計。通過對電路系統(tǒng)統(tǒng)計值與理論值比較，證實該設(shè)計具有實時性好、可靠性高、可移植性強等特點，能夠有效減少系統(tǒng)節(jié)點能耗，提高系統(tǒng)吞吐率，可應(yīng)用于無線網(wǎng)絡(luò)。關(guān)鍵詞： 認(rèn)知無線網(wǎng)絡(luò)； 現(xiàn)場可編程門陣列； 雙優(yōu)先級MAC協(xié)議； 原
現(xiàn)代電子技術(shù) 2018年17期2018-09-12
- 一種基于分塊思想的多紙張缺陷一次提取算法
利用現(xiàn)場可編程門陣列（FPGA）的并行處理特性，在跨時鐘域?qū)D像數(shù)據(jù)進(jìn)行傳輸?shù)耐瑫r，在另一個分支流程中并行地對分塊缺陷連通域進(jìn)行標(biāo)記以獲取每個缺陷的相對位置坐標(biāo)，最后以包圍盒的形式提取出紙張缺陷區(qū)域。該算法基于分塊思想，分支處理過程不需要消耗主流程額外的處理時間且硬件資源占用率極小。實驗結(jié)果表明，該算法能夠準(zhǔn)確、快速地提取出各種常見紙張缺陷，具有很強的靈活性和實時性，能夠滿足在線紙病檢測的實時性要求。關(guān)鍵詞：紙病檢測；現(xiàn)場可編程門陣列；連通域標(biāo)記；包圍盒中
中國造紙學(xué)報 2018年4期2018-09-10
- 基于FPGA的千兆以太網(wǎng)接口應(yīng)用研究與實現(xiàn)
; 現(xiàn)場可編程門陣列; 幀格式; 系統(tǒng)集成中圖分類號： TN913?34 文獻(xiàn)標(biāo)識碼： A 文章編號： 1004?373X（2018）09?0001?05Abstract： In order to solve the transmission problems of large data amount， high speed and strong real?time performance of the embedded field， a design s
現(xiàn)代電子技術(shù) 2018年9期2018-05-05
- 基于HLS的Cholesky分解矩陣求逆算法的設(shè)計
解 現(xiàn)場可編程門陣列（FPGA）1 引言矩陣求逆在雷達(dá)陣列信號處理中應(yīng)用廣泛，如自適應(yīng)波束形成（ADBF）、空時二維自適應(yīng)處理（STAP）等算法。Cholesky分解矩陣方法充分利用協(xié)方差矩陣厄米特（Hermitian）正定的性質(zhì)，將待求逆矩陣分解為下三角矩陣和其共軛矩陣的乘積，通過求取下三角矩陣的逆矩陣，簡化了求逆運算量，相對于傳統(tǒng)的求逆算法，如高斯消元法、LU分解法、平方Givens變換等，Cholesky算法運算量可減少2～5倍。矩陣求逆的運算量與矩
電子技術(shù)與軟件工程 2018年17期2018-02-26
- 基于FPGA的數(shù)字頻譜儀設(shè)計
換 現(xiàn)場可編程門陣列頻譜分析儀主要用于信號成分分析，其應(yīng)用領(lǐng)域相當(dāng)廣泛，在電磁干擾偵測分析、無線電通信、衛(wèi)星接收系統(tǒng)等方面均有涉及。就具體信號分析手段而言，傳統(tǒng)時域波形分析的確能夠直觀觀察信號的幅度、頻率、波形等響應(yīng)變化，但局限于低頻信號，高速信號下時域分析有著必然的缺憾。頻譜分析是指將信號的頻率、幅值等信息在頻域中表示的一種分析方法，它對于任意信號進(jìn)行傅里葉變換，進(jìn)而將其分解為若干單一的諧波分量來研究，以獲得信號的頻率結(jié)構(gòu)以及各諧波幅值和相位信息，這對于
電子技術(shù)與軟件工程 2017年22期2018-01-17
- 基于機器人的溫室大棚環(huán)境智能監(jiān)控系統(tǒng)
采用現(xiàn)場可編程門陣列（（field-programmable gate array，簡稱FPGA）控制板作為采集控制終端，結(jié)合多路傳感器實現(xiàn)對機器人的行走控制和各環(huán)境參數(shù)的實時采集、處理、顯示、存儲及監(jiān)測報警等功能，并通過APC220無線模塊將處理后的數(shù)據(jù)傳給上位機，上位機根據(jù)用戶設(shè)定參數(shù)范圍值，通過APC220無線模塊發(fā)送相關(guān)設(shè)備的啟/?？刂泼睿瑢崿F(xiàn)環(huán)境參數(shù)的遠(yuǎn)程控制。同時，管理人員也可以借助通用分組無線服務(wù)（general packet radio
江蘇農(nóng)業(yè)科學(xué) 2017年16期2017-10-27
- 基于FPGA的在線硬件實踐教學(xué)平臺的設(shè)計
； 現(xiàn)場可編程門陣列； 多課程貫通0 引 言計算機技術(shù)的發(fā)展呈現(xiàn)出四類新型計算機系統(tǒng)，它們分別是嵌入式計算系統(tǒng)、移動計算系統(tǒng)、并行計算系統(tǒng)和基于服務(wù)的計算系統(tǒng)，這對計算機專業(yè)的知識結(jié)構(gòu)與創(chuàng)新能力，特別是系統(tǒng)能力的培養(yǎng)提出更高的要求，而系統(tǒng)能力需要融會貫通計算機專業(yè)的多門課程知識以掌握計算機核心系統(tǒng)的工作原理及構(gòu)造方法，理解計算機系統(tǒng)的軟硬件相互作用關(guān)系，并用工程方法開發(fā)計算機應(yīng)用系統(tǒng)[1]。1 硬件類課程實踐教學(xué)存在的問題硬件類課程實踐教學(xué)存在的問題主要有
實驗室研究與探索 2017年4期2017-06-10
- 一種PCI接口AFDX端系統(tǒng)模塊的設(shè)計與實現(xiàn)
網(wǎng)；現(xiàn)場可編程門陣列中圖分類號：TP393文獻(xiàn)標(biāo)識碼：A文章編號：1009-3044（2017）10-0028-031.引言高度綜合化的航空電子系統(tǒng)，對航電子系統(tǒng)間的超高速、大容量數(shù)據(jù)交互和消息共享的要求日益增長，傳統(tǒng)的ARINC429、MIL-STD-1553等機載總線已不能滿足通信需求。航空電子全雙工交換式以太網(wǎng)（Avionics Full Duplex Switched Ether-net，AFDx）基于IEEE802.3通信原理和網(wǎng)絡(luò)結(jié)構(gòu)，結(jié)合航電
電腦知識與技術(shù) 2017年10期2017-06-05
- 圖像邊緣檢測器的FPGA實現(xiàn)
法；現(xiàn)場可編程門陣列中圖分類號：TP 391.41 文獻(xiàn)標(biāo)志碼：A0 引言圖像邊緣檢測是數(shù)字圖像處理、計算機視覺等技術(shù)的關(guān)鍵步驟[1].圖像邊緣檢測技術(shù)廣泛應(yīng)用于工業(yè)檢測、圖像分割、運動檢測、人臉識別和目標(biāo)跟蹤等領(lǐng)域[2].邊緣是指圖像的灰度值或者顏色發(fā)生劇烈變化的地方，能直接反映物體的輪廓和拓?fù)浣Y(jié)構(gòu)信息[3].邊緣檢測就是要檢測出圖像像素中這種變化的灰度的非連續(xù)性，同時確定這些像素在圖像中的精確位置并表示出來，這是從圖像進(jìn)行后續(xù)處理的關(guān)鍵一步 [4].圖
廣西科技大學(xué)學(xué)報 2017年3期2017-05-30
- D—BLAST基帶系統(tǒng)的FPGA實現(xiàn)研究
合于現(xiàn)場可編程門陣列實現(xiàn)的多輸入多輸出系統(tǒng)的對角分層空時碼編譯碼算法。采用Verilog硬件描述語言在Xilinx Virtex4-VC4VSX55現(xiàn)場可編程門陣列開發(fā)板上實現(xiàn)了3×3對角分層空時編碼基帶處理系統(tǒng)。通過現(xiàn)場可編程門陣列仿真評估了采用迫零串行干擾抵消和最小均方誤差串行干擾抵消檢測算法時3×3對角分層空時編碼基帶系統(tǒng)的誤碼率性能。仿真分析和實驗表明了現(xiàn)場可編程門陣列對角分層空時編碼基帶處理系統(tǒng)設(shè)計的正確性和高效性。同時，還論證了在同樣條件下對角
移動通信 2016年20期2016-12-10
- 雙目立體匹配算法的FPGA實現(xiàn)
換；現(xiàn)場可編程門陣列DOI：10.15938/j.jhust.2016.04.005中圖分類號：TP391文獻(xiàn)標(biāo)志碼：A文章編號：1007-2683（2016）04-0025-050引言雙目立體視覺是計算機視覺技術(shù)研究領(lǐng)域的熱點問題，立體匹配是實現(xiàn)立體視覺的重要環(huán)節(jié)，匹配結(jié)果的精度則是制約立體視覺技術(shù)發(fā)展的瓶頸，立體匹配的算法大致可以分為全局匹配算法和局部匹配算法，其中區(qū)域匹配算法由于能夠直接獲取視差信息，算法復(fù)雜度也相對較低，因而廣泛地應(yīng)用在實時立體視覺
哈爾濱理工大學(xué)學(xué)報 2016年4期2016-11-10
- 雙處理器實時視頻拼接系統(tǒng)
器；現(xiàn)場可編程門陣列;數(shù)字信號處理;圖像拼接；大視場視頻圖像是一種具有直接、客觀、記憶功能的信息承載體，在信息表達(dá)中起著非常重要的作用[1]，與日常生活息息相關(guān).隨著電子、計算機、通信等相關(guān)技術(shù)的發(fā)展，視頻圖像在圖像偵查[2]、高速運動目標(biāo)檢測、機器人視覺系統(tǒng)、網(wǎng)絡(luò)攝像機、車輛檢測與跟蹤[3]等眾多領(lǐng)域中有重要應(yīng)用.市場上的單個攝像機雖逐步優(yōu)化，但由于其自身限制并不能滿足當(dāng)前視頻系統(tǒng)的應(yīng)用需求，且超廣角、廣角等大視場鏡頭會造成畸變.針對這一問題，文獻(xiàn)[4]
中國計量大學(xué)學(xué)報 2016年2期2016-08-01
- FPGA在數(shù)字邏輯電路教學(xué)中的應(yīng)用
路；現(xiàn)場可編程門陣列；組合邏輯電路；時序邏輯電路；教學(xué)改革數(shù)字邏輯電路是通信工程、電子信息工程、計算機科學(xué)與技術(shù)、自動化等電子類專業(yè)的基礎(chǔ)必修課[1-2]，是一門理論性和實踐性很強的課程[3]。通過對該課程的學(xué)習(xí)，使學(xué)生熟悉數(shù)字邏輯電路基本器件的功能和使用方法，掌握數(shù)字邏輯電路的分析方法和設(shè)計方法，培養(yǎng)學(xué)生對數(shù)字邏輯電路的應(yīng)用能力和動手實踐能力，為學(xué)生學(xué)習(xí)后續(xù)專業(yè)課程準(zhǔn)備必要的基礎(chǔ)理論知識和實驗技能。傳統(tǒng)的數(shù)字邏輯電路教學(xué)模式采用黑板板書和PPT的形式進(jìn)行
實驗科學(xué)與技術(shù) 2016年2期2016-07-21
- 基于FPGA的信號源設(shè)計
； 現(xiàn)場可編程門陣列； 直接數(shù)字頻率合成網(wǎng)絡(luò)出版地址：http://www.cnki.net/kcms/detail/32.1627.TP.20160705.1502.014.html0引言信號源在產(chǎn)品研發(fā)及生產(chǎn)實踐中有廣泛的應(yīng)用。模擬信號源便于集成，操作簡單，且頻譜純度較高，使用比較廣泛，但精度較低，頻率范圍小，存在高分辨率和快轉(zhuǎn)換速度之間的矛盾，因此需要研發(fā)高性能的信號源。直接數(shù)字頻率合成(Direct Digital Frequency Synthe
工礦自動化 2016年7期2016-07-19
- 基于ARM與FPGA的高速數(shù)據(jù)采集技術(shù)研究
要：現(xiàn)場可編程門陣列（FPGA）與ARM（高級RISC微處理器）的結(jié)合能降低系統(tǒng)體積并實現(xiàn)強大的功能，在數(shù)據(jù)采集系統(tǒng)中得到越來越廣泛的使用，F(xiàn)PGA與ARM之間的高速數(shù)據(jù)傳輸是系統(tǒng)實施的最具挑戰(zhàn)性的問題之一。在本文中，我們使用FPGA來從前端獲取海量數(shù)據(jù)，將其發(fā)送到ARM，同時ARM通過TCP/IP協(xié)議傳輸數(shù)據(jù)到遠(yuǎn)程計算機。本文主要介紹了FPGA和ARM之間高速傳輸方法的接口設(shè)計。該理論研究表明，這種方法最大傳輸速度可以達(dá)到50MB/s?！娟P(guān)鍵詞】現(xiàn)場可編
電子技術(shù)與軟件工程 2016年8期2016-07-10
- FPGA模型設(shè)計與手寫代碼資源效率的研究*
列；現(xiàn)場可編程門陣列；手寫代碼；資源效率0引言隨著電子系統(tǒng)設(shè)計的飛速發(fā)展，F(xiàn)PGA開發(fā)人員難免在系統(tǒng)設(shè)計中面臨一系列的開發(fā)瓶頸。只有掌握了先進(jìn)的設(shè)計思想與開發(fā)工具，才能在激烈的市場競爭中贏得先機。傳統(tǒng)手工作坊式的開發(fā)模式已很難適應(yīng)目前產(chǎn)品的大代碼量、快速上市與可靠性等的要求。為了解決這些問題，把可視化的基于模型設(shè)計思想引入到FPGA的應(yīng)用研究之中，在國外已深入人心，并得到廣泛的應(yīng)用。Altera公司為了適應(yīng)這種新技術(shù)浪潮，也實時推出并持續(xù)升級了自己的基于模
通信技術(shù) 2016年4期2016-07-05
- 基于FPGA的微弱信號檢測與實現(xiàn)技術(shù)
及其現(xiàn)場可編程門陣列(field programmable gate arrays，F(xiàn)PGA)實現(xiàn)技術(shù)。根據(jù)杜芬系統(tǒng)在混沌和大周期2種狀態(tài)下相圖的明顯區(qū)別，運用基于相圖分割的信號檢測方法，在FPGA上實現(xiàn)了杜芬混沌算法與系統(tǒng)狀態(tài)判別方法的結(jié)合。根據(jù)并行運算與流水線原理，對杜芬方程的結(jié)構(gòu)進(jìn)行調(diào)整。采用遞推數(shù)列的方法計算正弦值，以便節(jié)約存儲空間。使用VHDL硬件語言設(shè)計了杜芬陣子系統(tǒng)中核心的四階龍格庫塔(fourth order Runge Kutta alg
重慶郵電大學(xué)學(xué)報(自然科學(xué)版) 2016年3期2016-07-04
- 基于SERDES的雷達(dá)數(shù)據(jù)高速傳輸?shù)膶崿F(xiàn)與應(yīng)用
器；現(xiàn)場可編程門陣列；高速0引言現(xiàn)代高速密集數(shù)字處理技術(shù)和計算技術(shù)的發(fā)展，使得對多通道大帶寬數(shù)據(jù)進(jìn)行實時處理成為可能。在相控陣體制雷達(dá)系統(tǒng)中，往往有幾十路甚至成百上千路的實時數(shù)據(jù)。如此龐大數(shù)據(jù)的高速、實時傳輸對系統(tǒng)設(shè)計來說是一個挑戰(zhàn)。傳統(tǒng)的單端互聯(lián)設(shè)計方式由于易受干擾、噪聲的影響，傳輸速率最高只能達(dá)到200～250 Mb/s/Line。在更高速率的接口設(shè)計中，多采用包含有源同步時鐘的差分串行傳輸方式[1]。高速串行技術(shù)不僅能夠帶來更高的性能、更低的成本和更
雷達(dá)與對抗 2016年2期2016-07-01
- 基于Nios II的線陣圖像傳感器驅(qū)動設(shè)計
詞:現(xiàn)場可編程門陣列；線陣；時序控制；串口通信；Nios II互補金屬氧化物半導(dǎo)體(Complementary Metal Oxide Semiconductor，CMOS)圖像傳感器的研究開始于20世紀(jì)80年代早期[1]，隨著超大規(guī)模集成電路工藝在近年來的飛速發(fā)展，線陣CMOS圖像傳感器集成度不斷提高，性能不斷完善，可應(yīng)用于多種場合，如條形碼、機器視覺、邊沿檢測、接觸成像、指紋印和編碼定位[2]。Nios II系統(tǒng)開發(fā)與傳統(tǒng)現(xiàn)場可編程門陣列(Field
西安郵電大學(xué)學(xué)報 2016年1期2016-07-01
- 基于FPGA的AES解密算法研究
詞：現(xiàn)場可編程門陣列;高級加密標(biāo)準(zhǔn);解密算法隨著互聯(lián)網(wǎng)的快速發(fā)展和廣泛應(yīng)用，網(wǎng)絡(luò)信息在人們?nèi)粘Ｉ詈凸ぷ髦邪l(fā)揮著日益重要的作用。為保護(hù)信息不被盜取，最常用的方式是對信息進(jìn)行加密處理。高級加密標(biāo)準(zhǔn)AES(Advanced Encryption Standard)[1]采用Rijndael算法[2]，使用的是代換-置換網(wǎng)絡(luò)，而非數(shù)據(jù)加密標(biāo)準(zhǔn)DES(Data Encryption Standard)的Feistel架構(gòu)[3]，其加密功能更強，且易于實際運作。AE
成都工業(yè)學(xué)院學(xué)報 2016年2期2016-06-27
- 基于FPGA的高精度薄膜寬度控制儀設(shè)計
并以現(xiàn)場可編程門陣列(FPGA)為核心控制器，設(shè)計出一種高精度薄膜寬度控制儀。該裝置能在精確檢測出生產(chǎn)薄膜的寬度同時，將其與生產(chǎn)要求的設(shè)定值進(jìn)行比較，實現(xiàn)對充氣開關(guān)進(jìn)行控制。通過實驗分析，該系統(tǒng)提高了整個生產(chǎn)過程的精度和可靠性。關(guān)鍵詞：線陣電荷耦合器件；現(xiàn)場可編程門陣列；高精度；可靠性0引言電荷耦合器件(charge coupled device,CCD)成像技術(shù)主要用于吹膜生產(chǎn)過程中的非接觸式測量，生產(chǎn)出的薄膜寬度滿足預(yù)先設(shè)置的要求。控制端由反射式紅外光
傳感器與微系統(tǒng) 2016年5期2016-06-24
- 高速模數(shù)/數(shù)模轉(zhuǎn)換電路的研究與實現(xiàn)
路；現(xiàn)場可編程門陣列；數(shù)字信號處理器0引言設(shè)計一種2路模數(shù)轉(zhuǎn)換和1路正交上變頻數(shù)模轉(zhuǎn)換電路，將射頻部分下變頻得到的70 MHz中頻信號經(jīng)過AD9246采樣后通過DS92LV16串并轉(zhuǎn)換為低壓差分信號(LVDS),送往信號處理芯片，將DS92LV16芯片轉(zhuǎn)換得到的信號送往AD9957,經(jīng)上變頻和濾波得到70 MHz模擬中頻信號。同時數(shù)字信號處理器(DSP)可通過串口和控制器局域網(wǎng)(CAN)總線完成參數(shù)控制以及狀態(tài)查詢等功能。1理論基礎(chǔ)在一般通信系統(tǒng)中，信號的
艦船電子對抗 2016年2期2016-06-18
- 一種基于FPGA的開關(guān)中值濾波算法研究
基于現(xiàn)場可編程門陣列(field-programmable gate array,FPGA)處理圖像并行特性,提出了一種適宜于FPGA實現(xiàn)的開關(guān)中值濾波算法,該算法利用求中值過程中計算所得的極值,通過比較極值起到開關(guān)作用;設(shè)計了開關(guān)中值濾波器的硬件架構(gòu),并對其進(jìn)行仿真、分析和說明。Matlab仿真結(jié)果表明,該算法可以有效地去除圖像的椒鹽噪聲,能更好地保護(hù)圖像細(xì)節(jié)。關(guān)鍵詞:圖像處理;實時處理;中值濾波;現(xiàn)場可編程門陣列;去噪0引言數(shù)字圖像在形成、傳輸、接收和
- 激光多普勒差頻條紋處理電路設(shè)計
涉；現(xiàn)場可編程門陣列；信號采集；頻率測量frequency measurement測振技術(shù)目前分為兩大類接觸式測量和非接觸測量.接觸式測量是通過在測量物體上安裝壓電傳感器,必須依附在被測物體表面.在特殊的振動測試中,由于傳感器大小的局限,會破壞原有的振動狀態(tài),空間較小可能無法安裝,從而增加測試難度.激光多普勒測振[1]是利用光散射原理和多普勒效應(yīng),根據(jù)激光的相干性,通過獲得目標(biāo)物體速度變化引起的干涉條紋變化.光波比無線電波的波長短、頻率高,以其頻移和波長作
西安工業(yè)大學(xué)學(xué)報 2016年4期2016-06-14
- 一種基于TDC的相對頻差測量方法*
均在現(xiàn)場可編程門陣列(FPGA)中實現(xiàn)。為了對頻率差檢測精度進(jìn)行評估，使用振蕩器作為仿真輸入信號進(jìn)行了實驗。結(jié)果顯示：所提出的測量方法對Δf/f的測量噪聲可以達(dá)到。在實驗結(jié)果的基礎(chǔ)上，對測量噪聲的來源進(jìn)行了分析。關(guān)鍵詞：時間/數(shù)字轉(zhuǎn)換器； 頻率差； 頻率差測量； 現(xiàn)場可編程門陣列0引言在很多控制或數(shù)字化處理的場合，經(jīng)常要求測量兩個交變信號頻率的瞬時相對變化量,例如:對于諧振式微光學(xué)陀螺，通過檢測頻率差來獲得陀螺的轉(zhuǎn)動角速度；石英諧振式加速度輸出的振動頻率變
傳感器與微系統(tǒng) 2016年2期2016-06-13
- 基于電感式位移傳感器的調(diào)焦機構(gòu)設(shè)計
； 現(xiàn)場可編程門陣列； 數(shù)字信號處理0引言光電跟蹤系統(tǒng)在天文觀測、靶場測量、航空航天等眾多領(lǐng)域有著廣泛應(yīng)用。系統(tǒng)在對運動的目標(biāo)進(jìn)行跟蹤測量時，目標(biāo)與設(shè)備距離的變化會引起像面位置變化造成目標(biāo)像點離焦，影響成像的質(zhì)量。為了獲取清晰的跟蹤圖像，應(yīng)對鏡組進(jìn)行實時調(diào)焦，使得跟蹤設(shè)備光學(xué)系統(tǒng)的焦距、視場能夠根據(jù)探測目標(biāo)位置的改變而改變，確保目標(biāo)圖像始終位于焦面之上。顯然，光電跟蹤設(shè)備中調(diào)焦機構(gòu)的實時光學(xué)聚焦是實現(xiàn)對目標(biāo)跟蹤的關(guān)鍵[1]。位移傳感器作為調(diào)焦機構(gòu)的關(guān)鍵部件
傳感器與微系統(tǒng) 2016年2期2016-06-13
- 基于生物視覺的碰撞預(yù)警傳感器*
； 現(xiàn)場可編程門陣列； 小葉大運動偵察器0引言碰撞預(yù)警是保證現(xiàn)代智能移動設(shè)備長時間可靠運行的基礎(chǔ)技術(shù)。采用傳感器融合方式的碰撞預(yù)警技術(shù)在特定應(yīng)用下已取得理想效果，但成本、體積和功耗等因素限制了其在小型嵌入式系統(tǒng)中的應(yīng)用[1]?；认x個體在高密度的群遷徙過程中輕松避免碰撞的現(xiàn)象啟發(fā)研究人員模擬其視覺網(wǎng)絡(luò)進(jìn)行碰撞預(yù)警。對蝗蟲視覺系統(tǒng)的解剖實驗，證明小葉大運動偵察器(lobula giant movement detector,LGMD)是完成碰撞預(yù)警功能的主要神
傳感器與微系統(tǒng) 2016年3期2016-06-13
- 基于FPGA的通用傳感器信號處理系統(tǒng)設(shè)計
； 現(xiàn)場可編程門陣列0引言空空導(dǎo)彈在飛行過程中經(jīng)歷振動、沖擊、高低溫、噪聲等多種環(huán)境條件，有些環(huán)境條件極其惡劣，對空空導(dǎo)彈總體和各分系統(tǒng)都是嚴(yán)峻的考驗。在空空導(dǎo)彈的設(shè)計過程中，通過高精度的傳感器和配套的傳感器信號處理系統(tǒng)準(zhǔn)確地測量出導(dǎo)彈各指定部位的溫度、振動噪聲等參數(shù)對于改進(jìn)導(dǎo)彈性能極其重要，它是提升導(dǎo)彈工作可靠性的重要依據(jù)[1～3]。原有的CGQSPS1傳感器信號處理系統(tǒng)(簡稱CGQSPS1系統(tǒng))由多個單元級的電路板組成，即每一路傳感器信號都搭配一個小的
傳感器與微系統(tǒng) 2016年3期2016-06-13
- 基于FPGA的電磁閥驅(qū)動系統(tǒng)設(shè)計
； 現(xiàn)場可編程門陣列； RS485； 脈沖寬度調(diào)制目前，色選機在農(nóng)業(yè)、工業(yè)等領(lǐng)域的應(yīng)用越來越廣泛[1-2]。電磁閥作為色選機的執(zhí)行部件，在分選過程中起著重要作用。傳統(tǒng)的單片機控制系統(tǒng)，由于單片機既要接收RS485數(shù)據(jù)，又要進(jìn)行數(shù)據(jù)處理，然后判斷是否驅(qū)動電磁閥，當(dāng)驅(qū)動多路電磁閥時，存在動作響應(yīng)慢、功耗高等問題[3]。FPGA有著豐富的I/O口、觸發(fā)器和邏輯門，采用硬件語言編程，外部接口配置靈活，具有很好的并行性[4]。隨著分選速度的不斷提高，采用何種驅(qū)動策略
湖北工業(yè)大學(xué)學(xué)報 2016年2期2016-06-08
- 基于現(xiàn)場可編程門陣列并行頻率源的改進(jìn)方法
基于現(xiàn)場可編程門陣列并行頻率源的改進(jìn)方法徐躍1，簡金蕾1，任宏濱1，連可2，吉陽1(1.空軍工程大學(xué)防空反導(dǎo)學(xué)院，陜西 西安710051；2.中國電子科技集團(tuán)公司第十研究所，四川 成都610036)摘要:針對傳統(tǒng)直接數(shù)字頻率合成(DDS)電路中相位累加器與波形查找表的工作頻率與高速數(shù)模轉(zhuǎn)換器(DAC)采樣頻率不匹配的問題，提出了基于現(xiàn)場可編程門陣列(FPGA)并行頻率源的改進(jìn)方法。該方法采用改進(jìn)的8路并行DDS電路有效地擴展了DDS電路的輸出帶寬；基于并行
探測與控制學(xué)報 2016年2期2016-06-06
- 基于FPGA的高速高階FIR數(shù)字濾波器的設(shè)計
載到現(xiàn)場可編程門陣列（FPGA）中進(jìn)行運行分析，結(jié)果顯示文章的方法有效地減少了濾波器對硬件資源的消耗，能夠較好地實現(xiàn)高階的FIR濾波器。關(guān)鍵詞：FIR數(shù)字濾波器；分布式算法；現(xiàn)場可編程門陣列；數(shù)字信號處理數(shù)字濾波器[ 1 ]在數(shù)字信號處理中有著信號分離和信號重建的功能，是數(shù)字信號處理的重要組成部分，隨著現(xiàn)代信號處理的高速發(fā)展，對數(shù)字濾波器的要求也越來越高，其中通過卷積實現(xiàn)的濾波器稱為有限沖擊響應(yīng)（FIR）濾波器，它是一種結(jié)構(gòu)簡單且總是穩(wěn)定的濾波器，嚴(yán)格意義
無線互聯(lián)科技 2016年8期2016-06-01
- 任務(wù)間通訊郵箱的硬件實現(xiàn)
箱；現(xiàn)場可編程門陣列DOI：10.15938/j.jhust.2016.01.008中圖分類號：TP316.2 文獻(xiàn)標(biāo)志碼：A 文章編號：1007-2683（2016）01-0036-040引言μC/OS-Ⅱ是一種嵌入式實時操作系統(tǒng)，具有比較高的實時陸、確定性和可靠性等諸多優(yōu)點，所以被越來越多的用于各個領(lǐng)域，比如航空航天、工業(yè)控制、汽車電子和核電站建設(shè)等.對于一種實時操作系統(tǒng)，逐步提高其實時性是主要的系統(tǒng)改進(jìn)方向.要更進(jìn)一步提高其實時性，如果只是依靠單純改
哈爾濱理工大學(xué)學(xué)報 2016年1期2016-05-31
- 基于LabVIEW的磁浮車氣隙傳感器測試系統(tǒng)設(shè)計*
統(tǒng)以現(xiàn)場可編程門陣列(FPGA)作為控制核心，使用LabVIEW編寫人機界面，實現(xiàn)了磁浮車氣隙傳感器輸出特性的快速測試與在線校正。系統(tǒng)具有硬件結(jié)構(gòu)簡單、人機交互友好等特點。實驗結(jié)果表明：該系統(tǒng)可方便監(jiān)測傳感器內(nèi)部原始特性，經(jīng)該系統(tǒng)校正后的傳感器輸出線性度良好，能滿足磁浮列車懸浮控制系統(tǒng)要求。關(guān)鍵詞:磁浮車； 氣隙傳感器； 現(xiàn)場可編程門陣列； LabVIEW； 非線性校正0引言磁浮車作為一種新型的交通工具，具有能耗低、噪音小、安全、舒適、維護(hù)少等優(yōu)點,是一種
傳感器與微系統(tǒng) 2016年1期2016-05-31
- 高速高精度固定角度旋轉(zhuǎn)CORDIC算法的設(shè)計與實現(xiàn)
構(gòu);現(xiàn)場可編程門陣列1 引言Volder提出的坐標(biāo)旋轉(zhuǎn)數(shù)字計算方法(CORDIC)以其運算及硬件結(jié)構(gòu)簡單和多能性而倍受關(guān)注，并已廣泛應(yīng)用于信號處理領(lǐng)域．針對其實現(xiàn)的硬件結(jié)構(gòu)，國內(nèi)外學(xué)者也進(jìn)行了大量研究［1～4］．在近期的研究工作中，乘法器的設(shè)計與實現(xiàn)成為了其在數(shù)字信號處理領(lǐng)域的一個新熱點［5～8］．但是對于固定相位旋轉(zhuǎn)的設(shè)計與實現(xiàn)的研究較少．固定旋轉(zhuǎn)角度的CORDIC算法已經(jīng)廣泛的應(yīng)用在高速數(shù)字信號處理、機器人學(xué)、動畫片等領(lǐng)域．在高速數(shù)字信號處理領(lǐng)域，數(shù)字
電子學(xué)報 2016年2期2016-05-31
- FPGA應(yīng)用技術(shù)及其發(fā)展
詞：現(xiàn)場可編程門陣列；FPGA；設(shè)計流程1 引言在數(shù)字電路設(shè)計中，F(xiàn)PGA（Field Programmable Gate Array，現(xiàn)場可編程門陣列）技術(shù)得到越來越廣泛的應(yīng)用。用戶可以通過改變配置信息對其功能進(jìn)行重新定義，來滿足設(shè)計要求。FPGA具有可編程、高集成度、高速等優(yōu)點。其可編程特性帶來了電路設(shè)計的靈活性，縮短了產(chǎn)品研發(fā)周期。FPGA技術(shù)已經(jīng)成為電子工程師設(shè)計實現(xiàn)電子系統(tǒng)的主要手段。2 FPGA簡介FPGA是PAL（Programmable A
大東方 2016年4期2016-05-30
- 基于FPGA的海雜波模擬器設(shè)計與實現(xiàn)
波；現(xiàn)場可編程門陣列；零記憶非線性；模擬器現(xiàn)場可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)是在原有的PAL、GAL和CPLD等可編程器件基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物[1]。作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路，它的出現(xiàn)既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。以Verilog或VHDL的硬件描述語言為基礎(chǔ)的電路設(shè)計，可以在合理的綜合布局后，在FPGA上進(jìn)行測試，這是現(xiàn)階段主流的開發(fā)測試
新技術(shù)新工藝 2016年4期2016-05-30
- 改進(jìn)中值濾波算法及其FPGA硬件實現(xiàn)
詞]現(xiàn)場可編程門陣列；領(lǐng)域相關(guān)性；噪聲檢測；中值濾波數(shù)字圖像在獲取和傳輸過程中很容易受到噪聲污染。噪聲是模糊真實原始數(shù)據(jù)的一系列不相關(guān)數(shù)據(jù)，通常是獨立的，與圖像像素不相關(guān)，并且隨機分布在圖像中，會嚴(yán)重降低圖像質(zhì)量，引起圖像信息的大量丟失，給圖像識別和分析造成困難。脈沖噪聲污染普遍發(fā)生在數(shù)字圖像中。脈沖噪聲分為椒鹽噪聲和隨機噪聲。被椒鹽噪聲污染的圖像，噪聲像素點只會取圖像動態(tài)范圍的最大值和最小值。尖銳而突然的干擾是圖像產(chǎn)生椒鹽噪聲的主要原因。隨機脈沖噪聲是圖
湖北工業(yè)大學(xué)學(xué)報 2016年2期2016-05-27
- OFDM信號壓縮采樣重構(gòu)算法的FPGA實現(xiàn)
法；現(xiàn)場可編程門陣列；乘法器；SRAM；硬件描述語言隨著人們對通信信息量需求的日益增大，為了滿足未來不斷增長的數(shù)據(jù)傳輸速率的要求，增加系統(tǒng)帶寬來提高傳輸速率是直接有效的方法，而超寬帶（UWB）通信系統(tǒng)的大帶寬具有在提高傳輸速率方面明顯優(yōu)勢[1]. 3～10 GHz是首個支持UWB通信的頻段，最高支持?jǐn)?shù)據(jù)傳輸速率480 Mbps；60 GHz頻段系統(tǒng)則可實現(xiàn)高于5 Gbps傳輸速率的超高速無線數(shù)據(jù)傳輸.現(xiàn)有的3～10 GHz標(biāo)準(zhǔn)、60 GHz標(biāo)準(zhǔn)超寬帶系統(tǒng)均
天津工業(yè)大學(xué)學(xué)報 2016年2期2016-05-21
- 基于DSP Builder三相鎖相環(huán)的設(shè)計
環(huán) 現(xiàn)場可編程門陣列 硬件描述語言中圖分類號：TM76 文獻(xiàn)標(biāo)識碼：A 文章編號：1672-3791（2016）03（a）-0019-02在直流輸電、無功補償?shù)葓龊现?，均要求?zhǔn)確獲取電網(wǎng)電壓相位信息。目前，工程上多以數(shù)字信號處理器為核心，實現(xiàn)離散域的三相鎖相環(huán)（PLL）算法，雖然具有編程靈活的優(yōu)點[1]，但是算法中的三角運算、乘法運算占用了大量CPU資源[2]。而現(xiàn)場可編程門陣列（FPGA）以硬件電路形式并行運行，不存在占用CPU資源的問題，更適合于工程現(xiàn)
科技資訊 2016年7期2016-05-14
- 去斜率信號的極坐標(biāo)格式成像算法的FPGA實現(xiàn)
基于現(xiàn)場可編程門陣列（FPGA）的聚束SAR極坐標(biāo)格式（PFA）算法，主要用于處理去斜率信號。該設(shè)計中采用兩次Chirp?Scaling操作代替復(fù)雜的二維插值過程，提高了算法效率。由于雷達(dá)成像算法處理時常分為距離向、方位向分步實現(xiàn)，該次設(shè)計采用時分復(fù)用的方式，在處理時間無明顯增加的情況下，極大的減少了FPGA的資源使用。該設(shè)計采用Xilinx公司KC705開發(fā)板進(jìn)行驗證，經(jīng)測試當(dāng)系統(tǒng)時鐘頻率工作在200 MHz時，處理單精度浮點8 192×8 192像素點
現(xiàn)代電子技術(shù) 2016年9期2016-05-14