基于FPGA的通用傳感器信號處理系統(tǒng)設計

李　輝, 楊　挺, 王　暉

(中國空空導彈研究院，河南 洛陽 471000)

?

基于FPGA的通用傳感器信號處理系統(tǒng)設計

李輝, 楊挺, 王暉

(中國空空導彈研究院，河南 洛陽 471000)

摘要:分析傳感器信號處理系統(tǒng)在空空導彈中所起的重要作用，設計了一種新型通用傳感器信號處理系統(tǒng)CGQSPS2。該系統(tǒng)將多種類型傳感器的驅動與信號調理、采集、數字化編碼集成在一塊電路板上。與之前設計相比，在降低功耗、節(jié)約彈上空間和成本的同時，提高了傳感器信號采集精度、抗干擾能力和系統(tǒng)可靠性。該系統(tǒng)成功應用于空空導彈中，實現(xiàn)了傳感器信號數字化傳輸，其功能得到驗證。

關鍵詞：傳感器； 信號處理； 采集； 現(xiàn)場可編程門陣列

0引言

空空導彈在飛行過程中經歷振動、沖擊、高低溫、噪聲等多種環(huán)境條件，有些環(huán)境條件極其惡劣，對空空導彈總體和各分系統(tǒng)都是嚴峻的考驗。在空空導彈的設計過程中，通過高精度的傳感器和配套的傳感器信號處理系統(tǒng)準確地測量出導彈各指定部位的溫度、振動噪聲等參數對于改進導彈性能極其重要，它是提升導彈工作可靠性的重要依據[1～3]。

原有的CGQSPS1傳感器信號處理系統(tǒng)(簡稱CGQSPS1系統(tǒng))由多個單元級的電路板組成，即每一路傳感器信號都搭配一個小的單元級處理電路，每一個單元級電路都具有獨立的結構，自成系統(tǒng)。信號采集部分由彈上采編器的通用8位A/D轉換器來完成數字化。它具有以下不足：1)每一個單元級電路都需要單獨的供電線路；2)彈上采編器只有一個8位的A/D轉換器用于模擬信號數字化，采集的傳感器信號精度較低；3) 彈體內傳輸的是純模擬信號，易受彈內和空間電磁干擾的影響。

針對以上問題，本文設計了一種新型的CGQSPS2傳感器信號處理系統(tǒng)(簡稱CGQSPS2系統(tǒng))，該系統(tǒng)將多種類型多個通道傳感器的電源驅動與信號調理、采集、數字化編碼集成在一塊電路板上，與之前設計相比，具有以下優(yōu)點：1)降低了系統(tǒng)功耗；2)節(jié)約了彈上空間和成本；3)通過采用14位的A/D轉換器和模塊化的電路設計，提高了傳感器信號的采集精度；4)利用現(xiàn)場可編程門陣列(FPGA)完成多通道信號的采集、量化、編碼和數字化傳輸，增強了系統(tǒng)抗空間電磁干擾能力；5)具有良好的可擴展性，目前具備32路傳感器信號處理能力，通過增加調理單元個數，可方便實現(xiàn)可以實現(xiàn)64路各類型傳感器信號的高精度采集和數字化傳輸。

1系統(tǒng)的基本組成

CGQSPS2系統(tǒng)以大規(guī)?？删幊踢壿嬈骷透咚貯/D轉換器為核心，對調理后的振動(或沖擊)、溫度、噪聲等類型的傳感器信號進行采集、量化，并按照預先設計的幀格式編排成有序的串行數據流通過低壓差分信號(LVDS)接口芯片輸出[4，5]。

CGQSPS2系統(tǒng)基本組成框圖見圖1。

圖1　CGQSPS2系統(tǒng)基本組成框圖Fig 1　Basic components block diagram of CGQSPS2 system

高精度的振動(或沖擊)傳感器、溫度傳感器、噪聲傳感器等多類型傳感器可靠安裝在導彈各艙段(如導引頭、舵機、電源等)的指定位置。電源轉換電路提供系統(tǒng)所需的多種電源類型，傳感器通過振動、溫度等調理單元供電并轉換為電壓信號輸出，運放調理電路將信號調理到A/D轉換器所允許接收的信號范圍，A/D轉換器和多路選擇器在FPGA的控制下依次選通多路傳感器信號，通過預先設計的幀格式和加密方式將多路傳感器信號編碼輸出給彈上采編器，輸出接口選擇LVDS接口芯片，具有傳輸速度快、抗干擾能力強等優(yōu)點[6～8]。

2關鍵硬件選型與設計

2.1大規(guī)模可編程邏輯器件的選型與設計

大規(guī)?？删幊踢壿嬈骷﨔PGA是CGQSPS2系統(tǒng)的核心。FPGA采用Altera公司CYCLONE III系列的EP3C120F484I7，它擁有119088個邏輯單元，3.98 Mb的RAM，4個鎖相環(huán)，283個可用I/O管腳，封裝形式為484—Pin FBGA。

CGQSPS2系統(tǒng)采用VHDL硬件描述語言進行FPGA設計，開發(fā)工具選擇Quartus II。FPGA邏輯設計架構圖見圖2。復位邏輯單元產生統(tǒng)一的復位信號，完成全部邏輯單元的全局復位。時鐘管理邏輯單元通過鎖相環(huán)產生滿足相位、頻率、占空比要求的各路時鐘信號。A/D時鐘輸出邏輯單元輸出滿足采樣速率要求的A/D轉換器的輸入時鐘。FPGA在時序邏輯控制下依次輸出多路選擇器的地址，A/D數據讀取邏輯單元讀取A/D轉換器轉換的并行數據。數據編碼邏輯單元按照設計的幀格式對數據進行編碼，數據加密邏輯單元完成數據加密，最后通過LVDS數據發(fā)送單元將滿足預定協(xié)議要求的LVDS時鐘和LVDS數據發(fā)送給彈上采編器。

圖2　FPGA邏輯設計架構圖Fig 2　Architecture of FPGA logic design

A/D轉換器采樣間隔設計要軟硬件互相結合，因為前端的運放調理電路、多路開關選擇電路、幅值和偏置轉換電路都存在信號的時延，包括運放的穩(wěn)定時間，多路選擇器的開啟關閉時間等；另外硬件電路上開關切換帶來負載的變化同樣會帶來信號的抖動。所以，在硬件上需要對電路的時延進行仿真和實際標定，確定信號在滿足精度要求下的穩(wěn)定時間。FPGA邏輯設計上需綜合考慮以上因素。

2.2A/D轉換器選型與設計

CGQSPS2系統(tǒng)中的A/D轉換器采用AD公司的14 bit A/D轉換器AD9240AS，它是一種高速(最高10MSPS)、低功耗(285 mW)、單端+5V供電的A/D轉換器，積分非線性誤差為2.5 LSB，差分非線性誤差為0.36 LSB。

AD9240AS需要三路電源供電：模擬電源、數字電源以及數字輸出驅動電源，其中數字輸出驅動電源決定輸出數字信號高電平幅度。為滿足FPGA輸入信號電平要求，本設計中數字輸出驅動電源采用3.3 V供電。

AD9240AS可以采用內部參考電壓，也可以采用外部輸入參考電壓，其內部參考電壓溫度穩(wěn)定度為26×10-6/℃,可以滿足使用要求，不考慮采用外部參考電壓。AD9240AS的輸入信號幅度與其參考電壓有關,如式(1)所示

-VREF

(1)

當SENSE與VREF相聯(lián)時，AD9240AS內部參考電壓為1V，當SENSE與VREFCOM相聯(lián)時，其內部參考電壓為2.5 V,本設計內部參考電壓取2.5 V。AD9240AS參考電壓配置表見表1。

表1　參考電壓配置表

AD9240AS信號的輸入范圍為0～+5 V，所以,輸入信號需要先調整到0～+5 V。單端輸入直流轉換電路圖見圖3。

圖3　單端輸入直流轉換電路圖Fig 3　Single-ended input with DC conversion circuit

AD9240AS的轉換速率由CLK時鐘決定，最高輸入時鐘頻率為10 MHz。AD9240AS輸出時序圖見圖4。每個輸入時鐘上升沿處采集的模擬信號在后延遲三個周期后輸出。

圖4　AD9240AS轉換時序圖Fig 4　Timing diagram of AD9240AS conversion

2.3LVDS接口

LVDS是一種低振幅差分信號技術，它使用幅度非常低的信號(約350 mV) ，通過一對差分PCB走線或平衡電纜傳輸數據;它能以高達數百Mbps 的速度傳送串行數據。在兩條平行的差分信號線上，電流與電壓振幅相反，噪聲信號同時耦合到兩條線上，接收端只關心兩信號的差值，因此噪聲被抑制掉。低電壓擺幅提高了數據傳輸率和降低功耗。由于LVDS驅動器是恒流源模式，功耗幾乎不會隨頻率的增加而增大，其單路功耗非常低。LVDS差分線對之間產生的磁場彼此抵消，電場相互耦合。作為差分傳輸系統(tǒng)，會比CMOS或TTL等信號產生更小的EMI，在高速率和強抗干擾方面具有獨特的優(yōu)勢[9]。多差分信號接口快速對比表見表2。

表2　多差分信號輸出接口快速對比表

3主要系統(tǒng)指標對比

CGQSPS2系統(tǒng)與原有CGQSPS1系統(tǒng)主要性能指標對比見表3。

CGQSPS2系統(tǒng)和CGQSPS1系統(tǒng)相比具有以下優(yōu)勢：

1)消耗電流由500 mA降為300 mA，節(jié)約能耗5.4 W；

2)印制板總占用面積降至CGQSPS1系統(tǒng)的1/3；

3)A/D采集位數由8位提升到14位，數據輸出精度提升至±1 %；

4)數據傳輸速率由1 Mbps提升至10 Mbps；

5)成本由4萬/套降至3萬/套。

表3　CGQSPS2系統(tǒng)與CGQSPS1系統(tǒng)主要系統(tǒng)指標對比表

綜上所述，CGQSPS2系統(tǒng)在消耗電流、占用空間、采集精度、數據傳輸速率和成本等方面優(yōu)勢明顯。

4結束語

基于FPGA的新型通用傳感器信號處理系統(tǒng)突破之前的設計思路，該系統(tǒng)將多種類型傳感器的驅動與信號調理、采集、數字化編碼集成在一塊電路板上。系統(tǒng)具有低能耗、低成本、高精度、高傳輸速率、良好的可擴展性等優(yōu)勢。目前該系統(tǒng)已成功應用于某型空空導彈傳感器信號的高精度測量，提供了上百組溫度、振動、沖擊、噪聲等多類型傳感器測量數據，采集傳輸的傳感器數據穩(wěn)定可靠，為分析和提升空空導彈性能提供了重要依據。

參考文獻:

[1]樊會濤,呂長起,林忠賢,等.空空導彈系統(tǒng)總體設計[M].北京：國防工業(yè)出版社,2007:1-23.

[2]張艷輝,吳瑞軒.空空導彈環(huán)境試驗順序研究[J].裝備環(huán)境工程，2012,9(2):89-92.

[3]Khamil K N,Leong K S,Mohamad N B,et al.Analysis of MEMS accelerometer for optimized sensitivity[J].International Journal of Engineering & Technology,2014,6(6):2705-2711.

[4]梅加兵,劉景全,江水東,等.用于低溫環(huán)境的鉑電阻溫度微傳感器[J].傳感器與微系統(tǒng),2013,32(4):119-120,124.

[5]李建其,朱杰,郭濤.振動傳感器智能化的研究與實現(xiàn)[J].計算機測量與控制,2015,23(1):317-319.

[6]郭永彩,蘇渝維,高潮.基于FPGA的紅外圖像實時采集系統(tǒng)設計與實現(xiàn)[J].儀器儀表學報,2011,32(3):514-519.

[7]郭利樂，王青梅，史倩義，等.基于光陰影的降水粒子數據采集系統(tǒng)設計[J].激光與紅外,2013,43(6):654-657.

[8]周旭華,徐世六,張正元.單片集成壓力傳感器及弱信號處理電路的設計[J].微電子學,2011,41(5):672-675.

[9]易敏,蘇淑靖.基于LVDS的高可靠性數據傳輸設計[J].微電子學與計算機，2014,31(9):131-134.

Design of universal sensor signal processing system based on FPGA

LI Hui, YANG Ting, WANG Hui

(China Airborne Missile Academy，Luoyang 471000，China)

Abstract:Significant function of sensor signal processing system in airborne missile is analyzed.A new type of sensor signal processing system CGQSPS2 is designed.The system integrates many functions in a circuit board such as driving and signal conditioning,acquisition and digitally encode of several kinds of sensors.Compared with previous design,it reduces power consumption, saves space and cost,at the same time,improves precision of sensor signal acquisition,capability of resisting disturbance and system reliability.The system is successfully used in airborne missile,realize digital transmission of sensor signal and its function is validated.

Key words:sensor； signal processing； acquisition； field programmable gate array(FPGA)

DOI:10.13873/J.1000—9787(2016)03—0105—03

收稿日期：2015—07—24

中圖分類號：TJ 760

文獻標識碼：A

文章編號：1000—9787(2016)03—0105—03

作者簡介:

李輝(1983-)，男，河北冀州人，工程師，主要從事空空導彈遙測技術研究。