基于通道控制下交錯(cuò)并聯(lián)Buck變換器最佳換相點(diǎn)的研究

楊玉崗， 許 靜， 趙若冰

(遼寧工程技術(shù)大學(xué)， 遼寧 葫蘆島 125105)

基于通道控制下交錯(cuò)并聯(lián)Buck變換器最佳換相點(diǎn)的研究

楊玉崗， 許 靜， 趙若冰

(遼寧工程技術(shù)大學(xué)， 遼寧 葫蘆島 125105)

針對(duì)N相交錯(cuò)并聯(lián)雙向DC/DC變換器的提高輕載效率這一困難問(wèn)題，提出了具有普遍適用性的功率損耗計(jì)算公式,目的是在輕載情況下減小功率損耗，提高效率。本文以交錯(cuò)并聯(lián)Buck變換器為例，分析變換器的各部分損耗，得到變換器各部分損耗的推導(dǎo)公式，總結(jié)出各部分損耗與負(fù)載電流的關(guān)系；對(duì)N相交錯(cuò)并聯(lián)Buck變換器在其全負(fù)載情況下的導(dǎo)通通道數(shù)進(jìn)行最優(yōu)化調(diào)整，從而得到使損耗達(dá)到最小化的條件，進(jìn)而確定N相交錯(cuò)并聯(lián)Buck變換器在通道控制下各切相點(diǎn)閾值電流的取值(最佳換相點(diǎn))，有效地提高了變換器的效率，擴(kuò)寬了高效運(yùn)行區(qū)間。

交錯(cuò)并聯(lián)； 功率損耗； 最佳切相點(diǎn)； 輕載效率

1 引言

近年來(lái)，國(guó)內(nèi)外學(xué)者對(duì)雙向DC/DC變換器(BDC)進(jìn)行了大量研究[1-3]，主要是圍繞增加單機(jī)功率和功率密度、減小電流/電壓應(yīng)力、拓寬輸入電壓和負(fù)載范圍、提高總體效率等問(wèn)題。但仍存在輕載時(shí)系統(tǒng)效率偏低的問(wèn)題，而提高BDC的輕載效率對(duì)節(jié)能的意義重大。以電動(dòng)車(chē)車(chē)載充電機(jī)和UPS為例，對(duì)蓄電池充電時(shí)，90%以上的時(shí)間處于浮充狀態(tài)，其傳遞的功率只有滿(mǎn)載功率的5%～10%。文獻(xiàn)[4-6]提出應(yīng)用多相交錯(cuò)并聯(lián)BDC的通道控制來(lái)解決變換器在輕載情況下效率低下的問(wèn)題，提高了變換器的運(yùn)行效率，但未對(duì)采用通道控制方法后各部分損耗進(jìn)行具體的分析，更未對(duì)通道控制的最佳換相點(diǎn)做進(jìn)一步的研究，故不能使BDC的輕載效率得到較大幅度的提高(接近滿(mǎn)載效率)。

因此，本文針對(duì)雙向DC/DC變換器的輕載損耗和效率提升問(wèn)題進(jìn)行分析，以N相交錯(cuò)并聯(lián)Buck變換器為例，對(duì)整個(gè)工作過(guò)程中的損耗進(jìn)行了深入研究，得到變換器各部分損耗的推導(dǎo)公式，總結(jié)出各部分損耗與負(fù)載電流的關(guān)系。對(duì)N相交錯(cuò)并聯(lián)Buck變換器在其全載情況下的導(dǎo)通通道數(shù)進(jìn)行最優(yōu)化調(diào)整，從而確定了通道控制下的最佳換相點(diǎn)，有效地提高了變換器的運(yùn)行效率。最后，通過(guò)實(shí)驗(yàn)驗(yàn)證了理論分析的正確性。

2 N相交錯(cuò)并聯(lián)Buck變換器的損耗分析

設(shè)交錯(cuò)并聯(lián)Buck變換器的總相數(shù)為N，其電路拓?fù)浣Y(jié)構(gòu)如圖1所示。其中，UH(Vin)和UL(Vo)為變換器高、低壓側(cè)電壓，Lj(j=1,2,…,N)為電感器各相繞組的電感；C1、C2分別為輸入、輸出電容；Q1j、Q2j分別為各通道的主開(kāi)關(guān)管、整流開(kāi)關(guān)管。假設(shè)在固定的開(kāi)關(guān)頻率下，輸出電感電流始終為正，且它的紋波電流IPP在所研究負(fù)載區(qū)域內(nèi)是恒定的，則N相交錯(cuò)并聯(lián)Buck變換器的功率損耗通常分為三大類(lèi)：導(dǎo)通損耗、開(kāi)關(guān)損耗和靜態(tài)損耗。下面對(duì)其功率損耗進(jìn)行詳細(xì)分析。

圖1 N相交錯(cuò)并聯(lián)Buck變換器拓?fù)浣Y(jié)構(gòu)Fig.1 N phase interleaved Buck converter topology

各通道的占空比D不隨負(fù)載和通道數(shù)的變化而變化，即

(1)

2.1 導(dǎo)通損耗

首先，為了方便分析不同的導(dǎo)通路徑及其引起的導(dǎo)通損耗，將各相的電感電流分解為平均值iL(avg)和波動(dòng)值iL(ac)。由于死區(qū)時(shí)間的存在，主開(kāi)關(guān)管Q1和整流開(kāi)關(guān)管Q2在各自的階段導(dǎo)通電感電流的占空比大致互補(bǔ)，因此，可以得出一個(gè)共同的導(dǎo)通電阻RSW：

(2)

式中，RQ1、RQ2分別為主開(kāi)關(guān)管和整流開(kāi)關(guān)管的導(dǎo)通內(nèi)阻，即MOSEFT的通態(tài)阻抗rds(on)。

iL(avg)流過(guò)等效串聯(lián)電感電阻RL.ESR和RSW會(huì)帶來(lái)直流導(dǎo)通損耗PC.DC：

(3)

式中，N為變換器導(dǎo)通的通道數(shù)；Io為輸出電流；iL(avg)=Io/N；Req1為等效導(dǎo)通電阻,其值等效于串聯(lián)電感電阻值之和。同時(shí)iL的紋波電流分量iL(ac)也流過(guò)RSW和RL.ESR，但是不是流向負(fù)載，而是流經(jīng)電容C的寄生電阻RC.ESR到地，因此交流導(dǎo)通損耗與紋波電流的有效值iAC.RMS有關(guān)。

在CCM模式下，iL在外形上是連續(xù)的三角形，所以iAC.RMS取決于iL的峰峰值IPP：

(4)

式中

從而得出變換器的交流導(dǎo)通損耗PC.AC為：

(5)

因此，N相交錯(cuò)并聯(lián)Buck變換器的導(dǎo)通損耗Pcout為：

(6)

Buck變換器中磁性器件損耗是由變壓器、耦合電感和電感產(chǎn)生的，磁性元件中的損耗數(shù)值對(duì)于計(jì)算磁性元件的損耗至關(guān)重要。磁性元件的損耗由磁損和鐵損兩部分組成。磁損受頻率、磁感應(yīng)強(qiáng)度、溫度和波形等因素影響，它通常由渦流損耗、磁滯損耗和殘留損耗三部分組成?？捎筛倪M(jìn)的Steinmetz計(jì)算損耗，磁性元件功率損耗密度的計(jì)算表達(dá)式為：

(7)

式中，PFe為磁心的功率密度(W/m3)；f為勵(lì)磁頻率；BMAX為峰值磁感應(yīng)強(qiáng)度，定義為交流分量峰峰值的一半；KFe會(huì)隨著f的增加而迅速增加，KFe、?、β都是常數(shù)，一般可以經(jīng)過(guò)測(cè)量或者在鐵心材料制造廠商的產(chǎn)品手冊(cè)中得到，一般情況下1≤?≤2、2≤β≤3，對(duì)于鐵氧體材料2.6≤β≤2.8。

2.2 MOSEFT的開(kāi)關(guān)損耗計(jì)算

對(duì)于多相交錯(cuò)并聯(lián)拓?fù)洌诿總€(gè)開(kāi)關(guān)管上添加諧振電路實(shí)現(xiàn)軟開(kāi)關(guān)顯然是不現(xiàn)實(shí)的，往往開(kāi)關(guān)管都工作在硬開(kāi)關(guān)的狀態(tài)。歸納開(kāi)關(guān)損耗的成因是由于主開(kāi)關(guān)管與整流開(kāi)關(guān)管中的寄生電容與體二極管使開(kāi)關(guān)管在開(kāi)通與關(guān)斷時(shí)產(chǎn)生了電流與電壓的疊加現(xiàn)象。MOSFET的內(nèi)部結(jié)構(gòu)如圖2所示。體二極管指漏源極之間存在一個(gè)固有的寄生二極管，體二極管的極性可以阻止反向電壓通過(guò)MOSFET，其正向電流承受能力和反向額定電壓與MOSFET的標(biāo)稱(chēng)值一致，生產(chǎn)商數(shù)據(jù)表列出了各種MOSFET的體二極管的反向恢復(fù)時(shí)間。

圖2 MOSFET內(nèi)部結(jié)構(gòu)圖Fig.2 Internal structure of MOSFET

因此，主開(kāi)關(guān)管內(nèi)體二極管的開(kāi)通和關(guān)斷損耗Pup1為：

(8)

式中，ton為開(kāi)關(guān)損耗持續(xù)時(shí)間；toff=T-ton。

主開(kāi)關(guān)管內(nèi)寄生電容的功率損耗Pup2為：

(9)

式中，VQ1.DS為整流開(kāi)關(guān)管寄生電容Coss.Q1的極間電壓。

整流開(kāi)關(guān)管內(nèi)體二極管的死區(qū)損耗Plow1是依賴(lài)于二極管在I/N電流下的正向電壓VD、開(kāi)關(guān)頻率f、Q1關(guān)斷和Q2導(dǎo)通前的時(shí)間tLD及Q2關(guān)斷和Q1導(dǎo)通前的時(shí)間tTR，即

(10)

整流開(kāi)關(guān)管寄生電容的功率損耗Plow2為：

(11)

式中，VQ2.DS為整流開(kāi)關(guān)管寄生電容Coss.Q2的極間電壓。

2.3 門(mén)極驅(qū)動(dòng)損耗

在每個(gè)開(kāi)關(guān)周期，驅(qū)動(dòng)器需要對(duì)總的門(mén)極電容Ciss(包括柵-源極電容CGS和柵-漏極電容CGD)進(jìn)行充放電。因此，主開(kāi)關(guān)管和整流開(kāi)關(guān)管的門(mén)極電荷產(chǎn)生的損耗，即驅(qū)動(dòng)損耗PGD為：

(12)

式中

式中，QG1、QG2分別為Q1、Q2在其測(cè)試電壓VGS1和VGS2下的總門(mén)極電荷；VDR.up、VDR.low分別為Q1、Q2的驅(qū)動(dòng)電壓。

2.4 輸入電容上的損耗計(jì)算

由于在輸入電感器上的電壓變化不大，在靜態(tài)運(yùn)行期間，輸入電感器紋波電流很小，磁心損耗可忽略不計(jì)。輸入電容寄生電阻的損耗Pcin則被定義如下：

(13)

2.5 靜態(tài)損耗

在閉環(huán)控制系統(tǒng)中控制、驅(qū)動(dòng)和保護(hù)等電路均由靜態(tài)電流來(lái)提供能量，靜態(tài)電流由Buck變換器的儲(chǔ)能裝置端提供，因此控制器和驅(qū)動(dòng)器會(huì)產(chǎn)生靜態(tài)損耗，其大小與其輸入電壓和靜態(tài)電流有關(guān)。本文采用DSP2812作為主控制芯片，其產(chǎn)生的靜態(tài)損耗非常小，因此忽略其影響。

2.6 偏置損耗

交錯(cuò)并聯(lián)Buck變換器的控制器和驅(qū)動(dòng)器的偏置損耗Pbias為：

(14)

式中，VCC和VPVCC分別為控制器和驅(qū)動(dòng)器的偏置電壓；IVCC和IPVCC分別為流經(jīng)控制器和驅(qū)動(dòng)器的偏置電流。

3 通道控制下N相交錯(cuò)并聯(lián)Buck變換器最佳換相點(diǎn)的選取

N相交錯(cuò)并聯(lián)Buck變換器的總損耗Ptotal為：

Ptotal=Pcin+Pcout+Pbias+N(PC.DC+Pup+Plow+PGD+PFe)

(15)

盡管第2節(jié)對(duì)各部分損耗進(jìn)行了詳細(xì)的分析，但是仍然不方便推導(dǎo)出變換器最佳換相點(diǎn)(即最小損耗)，為了得到變換器在通道控制下的最佳換相點(diǎn)，需要在不同的負(fù)載條件下選取最適合的導(dǎo)通通道數(shù)，這樣能夠有效減少變換器的損耗，提高變換器的效率。采用Matlab三維繪圖工具來(lái)分析不同工作區(qū)域下各部分損耗的主次關(guān)系，如圖3所示。

圖3 各部分功率損耗曲面圖Fig.3 Relevant power losses surface graph

由圖3可知，N相交錯(cuò)并聯(lián)Buck變換器N相導(dǎo)通時(shí)的損耗等于其在N+1相導(dǎo)通時(shí)的損耗，故

(16)

由式(15)和式(16)聯(lián)立求導(dǎo)可知，各通道導(dǎo)通時(shí)的閾值電流為[7]：

(17)

式中

其中，DCR表示繞組的直流電阻。

兩個(gè)相鄰最佳換相點(diǎn)之間的電流變化量為：

(18)

式中

由式(18)可知，電流變化量為一個(gè)常數(shù)乘以N的函數(shù)，如圖4所示。當(dāng)變換器由四個(gè)通道導(dǎo)通變?yōu)槿齻€(gè)通道導(dǎo)通時(shí)，其電流的變化率約為1.2%，當(dāng)變換器由三個(gè)通道導(dǎo)通變?yōu)閮蓚€(gè)通道導(dǎo)通時(shí)，其電流的變化率約為1.9%，當(dāng)變換器由兩通道導(dǎo)通變?yōu)橐粋€(gè)通道導(dǎo)通時(shí)，其電流的變化率約為37%。由此可知，通道控制可以有效地減少輕載時(shí)的功率損耗，提高變換器的運(yùn)行效率。通道控制在重載和滿(mǎn)載下，效率沒(méi)有明顯變化，但有利于擴(kuò)寬變換器的高效運(yùn)行區(qū)間。在通道控制中恒定的電流變化率可以有效地選取N相交錯(cuò)并聯(lián)Buck變換器的最佳換相點(diǎn)，從而簡(jiǎn)化通道控制，更有效地提高變換器的輕載效率，擴(kuò)寬變換器的有效運(yùn)行區(qū)間。

圖4 電流變化率曲線Fig.4 Curve of current rate

4 基于DSP2812的實(shí)驗(yàn)

本文采用TI公司的DSP2812作為主控制芯片，對(duì)四通道交錯(cuò)并聯(lián)Buck變換器進(jìn)行實(shí)驗(yàn)驗(yàn)證，運(yùn)用第3節(jié)的公式，對(duì)滿(mǎn)載情況下的不同負(fù)載情況進(jìn)行相應(yīng)的通道控制。實(shí)驗(yàn)樣機(jī)及測(cè)試系統(tǒng)如圖5所示。

圖5 實(shí)驗(yàn)測(cè)試系統(tǒng)Fig.5 Experimental test system

實(shí)驗(yàn)參數(shù)為：Vin=12V，Vcc=5V，Vo=1.564V，每相的額定輸出電流Io=10A，工作頻率f=125kHz,分立電感L1=L2=L3=L4=L=3μH。

四通道交錯(cuò)并聯(lián)Buck變換器在通道控制下各相閾值電流(最佳換相點(diǎn))與電流變化量如表1所示，各通道轉(zhuǎn)換點(diǎn)的閾值電流的變化量近乎恒定，證明其理論分析的正確性。

表1 通道控制下各相閾值電流與電流變化量

其效率曲線如圖6所示?？梢钥闯?，在全負(fù)載范圍內(nèi)經(jīng)過(guò)通道控制后的工作效率比限定在某一通道導(dǎo)通時(shí)的工作效率要高得多，而且通道控制的原則和第3節(jié)的推導(dǎo)基本一致。

圖6 四相DC/DC交錯(cuò)并聯(lián)Buck變換器的效率曲線圖Fig.6 Efficiency curve of 4-phase Buck interleaved converter

5 結(jié)論

本文對(duì)N相交錯(cuò)并聯(lián)Buck變換器的各部分損耗進(jìn)行了詳細(xì)的分析，同時(shí)推導(dǎo)并總結(jié)出各部分損耗公式，利用Matlab三維繪圖工具繪制出損耗曲面圖，通過(guò)觀察損耗的主次關(guān)系來(lái)進(jìn)行取舍，再采用數(shù)學(xué)求導(dǎo)的方法得出在全載情況下效率最大化的通道控制原則，進(jìn)而確定通道控制下變換器的最佳換相點(diǎn)，提高了變換器的輕載效率，有效擴(kuò)展了變換器的高效運(yùn)行區(qū)間。最后通過(guò)實(shí)驗(yàn)驗(yàn)證了通道控制原則及其最佳換相點(diǎn)選取的正確性。

[1] Alejandro Pascual, Gabriel Eirea, Enrique Ferreira. A control strategy for multi-phase Buck converters under dynamical selection of active phases [A]. 2009 IEEE Energy Conversion Congress and Exposition [C]. 2009. 1112-1117.

[2] 曹文靜，金科, Ming Xu, 等 (Cao Wenjing, Jin Ke, Ming Xu, et al.). 開(kāi)關(guān)電容 PWM DC-DC 電壓調(diào)節(jié)模塊 (Switching capacitor PWM DC-DC voltage regulator module) [J]. 電工技術(shù)學(xué)報(bào) (Transactions of China Electrotechnical Society)，2012, 27(10): 182-189.

[3] H Tao, J L Duarte, M A M Hendrix. High-power three-port three-phase bidirectional DC-DC converter [A]. 2007 IEEE Industry Applications Conference [C]. Manchester, UK, 2007. 2022-2029.

[4] 李雙剛，張方華，劉碩, 等 (Li Shuanggang, Zhang Fanghua, Liu Shuo, et al.). 高效率雙向Buck/Boost變換器的研究 (Study of high efficiency bi-directional Buck/Boost converter) [J]. 電力電子技術(shù) (Power Electronics), 2013, 47(4): 73-75.

[5] P Zumel, C Fernandez, A de Castro, et al. Efficiency improvement in multiphase converter by changing dynamically the number of phases [A]. 37th IEEE Power Electronics Specialists Conference, PESC’06 [C]. 2006. 1-6.

[6] Jen-Ta Su, Chih-Wen Liu. A novel phase-shedding control scheme for improved light load efficiency of multiphase interleaved DC-DC converters [J]. IEEE Transactions on Power Electronics, 2013, 28(10): 4742-4752.

[7] 葉俊，張峰 (Ye Jun, Zhang Feng). Buck同步整流電路MOSFET損耗的計(jì)算 (The loss calculation of the MOSEFT in synchronous Buck circuit) [J]. 電力電子技術(shù) (Power Electronics)，2007, 41(12): 109-111.

Research for interleaved Buck converter of proportional phase-shedding current

YANG Yu-gang, XU Jing, ZHAO Ruo-bing

(Liaoning Technical University, Huludao 125105, China)

In order to solve the problem of improving light load efficiency in multiphase interleaving bidirectional DC/DC convertor, the universal formula of power losses with general applicability was proposed in order to reduce power losses and improve efficiency at light load. In this paper, the interleaved Buck converter was studied. By analyzing each part of the losses of the converter, the derived formula of the various parts of the converter losses was derived. The relationship between the various parts of the losses and load current was summarized. Adjusting the optimized conduction channel number in multiphase interleaved Buck convertor under full load conditions, the power loss under different loads is minimized and the proportional phase-shedding current under the control of phase shedding has been confirmed. Thus, the operational efficiency of the converter is effectively improved, and the efficient operational region is broaden.

interleaved; power loss; optimal commutation points; light-load efficiency

2015-09-22

國(guó)家自然科學(xué)基金項(xiàng)目(51177067)、 國(guó)家自然科學(xué)基金委員會(huì)-山西省人民政府煤基低碳聯(lián)合基金項(xiàng)目(U1510128)、 遼寧省教育廳重點(diǎn)實(shí)驗(yàn)室基礎(chǔ)研究項(xiàng)目(LZ2015045)

楊玉崗(1967-)， 男， 內(nèi)蒙古籍， 教授， 博士， 主要研究方向?yàn)殡娏﹄娮蛹夹g(shù)及磁集成技術(shù)； 許 靜(1991-)， 女， 安徽籍， 碩士研究生， 研究方向?yàn)殡娏﹄娮蛹夹g(shù)及磁集成技術(shù)。

TM46

A

1003-3076(2016)07-0031-05