滑動(dòng)相關(guān)法擴(kuò)頻同步系統(tǒng)設(shè)計(jì)及FPGA實(shí)現(xiàn)

鄭 東，孫 陽(yáng)，楊自恒

（黑龍江大學(xué) 電子工程學(xué)院，哈爾濱 150080）

0 引 言

通信系統(tǒng)是將信息從一個(gè)地點(diǎn)傳送到另外一個(gè)地點(diǎn)，它在我們的生活中發(fā)揮著至關(guān)重要的作用。軟件無(wú)線電（Software Radio）技術(shù)是20世紀(jì)末提出的一種設(shè)計(jì)思想，被美國(guó)軍方所使用，21世紀(jì)才逐漸開始民營(yíng)化，它突破了傳統(tǒng)電臺(tái)以硬件為核心的設(shè)計(jì)模式，其核心是系統(tǒng)可在線升級(jí)軟件來(lái)提高系統(tǒng)性能[1]或者適應(yīng)不同的通信體制。這種全新的思想使通信中的無(wú)線電臺(tái)可以最大限度滿足互聯(lián)互通的需求。簡(jiǎn)單說(shuō)，軟件無(wú)線電就是使AD和DA盡可能靠近射頻前端（RF），將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)，然后在軟件上編程實(shí)現(xiàn)其功能，這樣就將原來(lái)用硬件來(lái)實(shí)現(xiàn)的部分，現(xiàn)在主要靠軟件來(lái)實(shí)現(xiàn)，并且能在通用的硬件平臺(tái)上通過(guò)加載不同的軟件模塊來(lái)實(shí)現(xiàn)不同的功能。

本系統(tǒng)采用的擴(kuò)頻方式為當(dāng)今應(yīng)用較廣泛的直接序列擴(kuò)頻（DSSS），它也是軟件無(wú)線電中的核心技術(shù)。它是將發(fā)送的數(shù)據(jù)用偽隨機(jī)碼（PN碼）擴(kuò)展到一個(gè)很寬的頻譜上，在接收端，采用和發(fā)送端同頻同相的偽隨機(jī)碼對(duì)接收到的數(shù)據(jù)進(jìn)行解擴(kuò)，從而恢復(fù)出原始的數(shù)據(jù)。其中如何找到與發(fā)送端同頻同相的偽隨機(jī)碼是最關(guān)鍵的步驟，它用到一個(gè)關(guān)鍵的技術(shù)：碼同步。同步是通信系統(tǒng)中必不可少的的部分，特別是在接收端，同步的好壞決定了接收端的性能。

1 碼同步算法及仿真

碼同步包括兩部分：碼捕獲和碼跟蹤。

1.1 碼捕獲

碼捕獲又稱為粗同步，就是大致使本地產(chǎn)生的偽隨機(jī)碼與接收端接收到的擴(kuò)頻碼的相位和頻率基本相同，使發(fā)射機(jī)與接收機(jī)的偽碼的相位在半個(gè)最小碼片寬度內(nèi)。跟蹤也可以稱為精同步，它是在捕獲達(dá)到指定目標(biāo)的基礎(chǔ)上，使收發(fā)信機(jī)兩端的偽隨機(jī)碼的相位進(jìn)一步減少，卻使接收機(jī)端的偽碼與接收到的發(fā)射機(jī)端的偽碼在相位上保證在預(yù)期的誤差范圍內(nèi)，可在允許的范圍內(nèi)變動(dòng)[2]。

擴(kuò)頻序列同步的第一步便是為本地?cái)U(kuò)頻序列尋找一個(gè)相位，使本地?cái)U(kuò)頻序列與發(fā)送擴(kuò)頻序列相位差＜1／2個(gè)碼元，這一步稱為捕獲（又稱粗同步）結(jié)構(gòu)框圖見(jiàn)圖1。捕獲部分采用的是分段相關(guān)捕獲法，包括乘法器、積分累加器、門限判決和碼發(fā)生器4部分。相關(guān)運(yùn)算實(shí)質(zhì)上是求兩個(gè)函數(shù)的相似性，在離散函數(shù)求相關(guān)的過(guò)程中，相位相同的PN碼序列具有極好的相似性，公式如下：

由式（1）可見(jiàn)，一次相關(guān)運(yùn)算是2個(gè)序列對(duì)應(yīng)點(diǎn)相乘后把結(jié)果再求和記到N次的時(shí)候（N是偽碼的周期），進(jìn)行一次門限判決。如果積分器的值小于門限值，則通過(guò)改變碼發(fā)生器的頻率來(lái)調(diào)整電路，控制本地偽碼發(fā)生器延時(shí)一個(gè)碼元，達(dá)到本地偽隨機(jī)碼滑動(dòng)的目的。重復(fù)以上操作，直到積分累加器輸出值大于判決門限為止，則相位捕獲完成[3]。

圖1 捕獲結(jié)構(gòu)圖Fig.1 Structure of capture

1.2 碼跟蹤

同步的第二步是跟蹤（又稱精同步），它是通過(guò)更加精準(zhǔn)的運(yùn)算來(lái)進(jìn)一步縮小本地偽隨機(jī)序列與發(fā)送端的擴(kuò)頻碼之間的相位誤差，一般來(lái)說(shuō)，通過(guò)跟蹤電路以后，能夠使兩碼元之間的誤差＜1／10碼元的時(shí)間。結(jié)構(gòu)框圖見(jiàn)圖2。

在本系統(tǒng)中碼跟蹤采用的是延遲鎖定環(huán)（DLL）的跟蹤方法[4]。在碼跟蹤環(huán)路中，先將通過(guò)解調(diào)以后的I路和Q路的擴(kuò)頻序列分別與本地偽隨機(jī)碼的超前、滯后碼進(jìn)行相關(guān)，再進(jìn)行數(shù)據(jù)累加和包絡(luò)檢測(cè)，分別求出超前支路和滯后支路的值，然后將其送入到延遲鎖相環(huán)的誤差檢測(cè)器中，根據(jù)偽隨機(jī)碼的基本特性可以求出兩路超前滯后碼的誤差，該誤差經(jīng)過(guò)碼環(huán)路濾波器后控制本地偽隨機(jī)碼的碼產(chǎn)生時(shí)鐘，偽隨機(jī)碼的超前和滯后2個(gè)支路都需要計(jì)算累加值，可以采用與捕獲支路相同的分段積分相關(guān)法[5]。

圖2 跟蹤結(jié)構(gòu)圖Fig.2 Structure of tracking

誤差檢測(cè)器采用的算法公式如下：

歸一化的超前包絡(luò)減去滯后包絡(luò)，是為了消除幅度的敏感性。對(duì)于1／2基碼的相關(guān)器間距來(lái)說(shuō)，當(dāng)輸入誤差＜1.5個(gè)基碼的范圍是會(huì)產(chǎn)生良好的跟蹤誤差[6]。

環(huán)路濾波器采用二階環(huán)路，它的時(shí)域模型為：

從而可得到它的時(shí)域的差分方程為：

式中Xk是環(huán)路濾波器的輸入值，即鑒相器輸出的相位誤差值；Yk是環(huán)路濾波器的輸出值；C1和C2是環(huán)路濾波器的系數(shù)，它們的確定是整個(gè)環(huán)路濾波的重點(diǎn)和難點(diǎn)，決定了整個(gè)環(huán)路的性能。其中C1和C2的計(jì)算式[7]如下：

由式（4）、式（5）可見(jiàn)，要想求出環(huán)路濾波器的系數(shù)C1和C2，就需要確定環(huán)路的阻尼系數(shù)ξ，環(huán)路的自然角頻率ωn，以及環(huán)路的增益K0Kd。計(jì)算出的C1和C2在實(shí)際的工程中是不能直接使用的，需要在實(shí)際的調(diào)試過(guò)程中對(duì)其作適當(dāng)調(diào)整或優(yōu)化?？傊?，系數(shù)C1和C2值的大小決定了整個(gè)環(huán)路的跟蹤性能，需要依據(jù)環(huán)路的特性來(lái)取值。其中，C2決定了環(huán)路的捕捉帶的大小，而C2主要決定了環(huán)路的捕獲速度和長(zhǎng)期跟蹤速度，如果C2較大時(shí)，經(jīng)過(guò)很長(zhǎng)的時(shí)間環(huán)路才能成功的收斂。所以在實(shí)際工程中，仍需要根據(jù)工程的需要來(lái)選取合適的C1和C2的值。

1.3 碼同步的Matlab仿真

用Matlab對(duì)捕獲和跟蹤進(jìn)行仿真，設(shè)Pn碼頻率為3MHz，周期為1024個(gè)bit，基帶信號(hào)的頻率為30kHz，則其直接擴(kuò)頻序列見(jiàn)圖3。

圖3 直接擴(kuò)頻序列圖Fig.3 Simulation of Matlab for direct sequence spread spectrum

捕獲部分的Maltab仿真見(jiàn)圖4。判定當(dāng)相關(guān)捕獲的結(jié)果＞2000時(shí)即為捕獲成功，進(jìn)入跟蹤階段。

跟蹤部分的Matlab仿真見(jiàn)圖5，當(dāng)誤差檢測(cè)器輸出的相位差接近0時(shí)，環(huán)路濾波器輸出也為0，則跟蹤成功，從而得到了發(fā)送的原始基帶信號(hào)，驗(yàn)證了碼同步環(huán)路的可行性。這里的碼環(huán)路濾波器的主要系數(shù)C1＝1；C2＝10。

2 系統(tǒng)的FPGA實(shí)現(xiàn)

本次設(shè)計(jì)采用ALTERA公司cyclone系列的EP3C25Q240C8N芯片，在Quartus中進(jìn)行編譯后下載到板子上，在邏輯分析儀下進(jìn)行調(diào)試及仿真。

2.1 偽碼捕獲在FPGA上的實(shí)現(xiàn)

碼捕獲部分的FPGA實(shí)現(xiàn)包括3位移位寄存器、NCO控制選擇器、捕獲環(huán)路3部分。其中3位移位寄存器產(chǎn)生本地PN碼的當(dāng)前碼、滯后碼、超前碼3路信號(hào)。3位的移位寄存器的RTL電路見(jiàn)圖6，其中E輸出為超前碼，P輸出為當(dāng)前碼，L輸出為滯后碼，通過(guò)超前碼與滯后碼和接收到的信號(hào)的相關(guān)值的差來(lái)判斷接收到的信號(hào)中PN碼與本地PN碼的相位情況。其中3位移位寄存器產(chǎn)生的信號(hào)通過(guò)quartus II的信號(hào)仿真器見(jiàn)圖7。由圖7可見(jiàn)超前碼比當(dāng)前碼超前1／2個(gè)碼片，當(dāng)前碼比滯后碼超前1／2個(gè)碼片。

捕獲環(huán)路的FPGA實(shí)現(xiàn)模塊見(jiàn)圖8，其中的G為捕獲標(biāo)志位當(dāng)其為1時(shí)表示環(huán)路已捕獲到接收到的信號(hào)，也就是說(shuō)接收機(jī)中的偽碼與發(fā)射機(jī)發(fā)射過(guò)來(lái)的信號(hào)中的偽碼在相位上相差1／2個(gè)碼片。其輸出管腳G為0時(shí)表示捕獲環(huán)路正在捕獲中。其FPGA實(shí)現(xiàn)可在其自身自帶的信號(hào)仿真器上觀測(cè)，其結(jié)果見(jiàn)圖9。

2.2 碼跟蹤的FPGA實(shí)現(xiàn)

碼跟蹤部分的FPGA實(shí)現(xiàn)包括3位移位寄存器模塊、跟蹤環(huán)路模塊、碼NCO控制器模塊。

3位移位寄存器模塊如2.1中的捕獲部分的3位移位寄存器模塊一樣也是產(chǎn)生超前碼、當(dāng)前碼、滯后碼3路信號(hào)。碼NCO控制器模塊也如2.1中的捕獲部分的碼NCO控制模塊一樣，同樣是通過(guò)控制字來(lái)改變PN碼產(chǎn)生器的控制時(shí)鐘，來(lái)調(diào)整本地PN碼與接收到的信號(hào)中的PN碼的相位。

碼跟蹤環(huán)路的FPGA模塊見(jiàn)圖10，其中包括相關(guān)器、包絡(luò)檢測(cè)器、誤差檢測(cè)器、碼環(huán)濾波器。其輸出為碼環(huán)濾波器的輸出值，它反饋到PN碼產(chǎn)生器來(lái)短時(shí)間改變PN碼速率，使本地PN碼的相位與接收到的信號(hào)中的PN碼的相位相同。跟蹤上的FPGA仿真見(jiàn)圖11。

3 結(jié) 論

捕獲是利用相關(guān)計(jì)算差的方法，使發(fā)射端偽碼和本地的偽碼相位的初始同步。本文采用的捕獲方法是多積分滑動(dòng)相關(guān)法，此方法是逐步改變接收機(jī)PN碼的相位。對(duì)相關(guān)積分和的峰值的判決是研究捕獲中的難點(diǎn)，良好的判決檢測(cè)方法可獲得較高的檢測(cè)概率和較低的誤判率，由于單積分時(shí)間檢測(cè)的平均捕獲時(shí)間要高于多積分時(shí)間檢測(cè)，并且誤判率較高，所以結(jié)合系統(tǒng)的參數(shù)和性能要求采用多積分滑動(dòng)相關(guān)法，提出了一種改進(jìn)的分段多積分滑動(dòng)相關(guān)法，并給出了具體的實(shí)現(xiàn)方案。

碼跟蹤環(huán)的重點(diǎn)在于鎖相技術(shù)，在此基礎(chǔ)上介紹了延遲鎖定環(huán)技術(shù)，研究并在實(shí)際應(yīng)用中使用的全時(shí)間非相干延遲鎖定環(huán)，給出了其環(huán)路的具體實(shí)現(xiàn)方法，完成了二階環(huán)路的硬件設(shè)計(jì)并實(shí)現(xiàn)。在跟蹤環(huán)路的基本實(shí)現(xiàn)過(guò)程上，提出了一種簡(jiǎn)化的環(huán)路設(shè)計(jì)方法，其優(yōu)勢(shì)在于跟蹤的時(shí)間短，隨之帶來(lái)的負(fù)面因素是抗噪聲能力低，這方面需要進(jìn)一步研究。利用直接數(shù)字頻率合成技術(shù)來(lái)實(shí)現(xiàn)碼NCO模塊，分析了其頻率漂移的基本原因并給出了解決方法，最后將整個(gè)碼同步系統(tǒng)在FPGA上實(shí)現(xiàn)并做了實(shí)際的分析。

本碼同步系統(tǒng)采用軟件無(wú)線電技術(shù)并在FPGA上實(shí)現(xiàn)其可移植性、再升級(jí)性較強(qiáng)。與此同時(shí)，本文的實(shí)現(xiàn)主要是自主設(shè)計(jì)，所以系統(tǒng)的安全性和保密性較強(qiáng)，具有廣闊地應(yīng)用前景。

[1]Wu DingXue，F(xiàn)an WenPing.A new method of modeling and simulation for DSSS communication systems based on software radio[C]／／IEEE International Symposium on Knowledge Acquisition and Modeling Working，2008：765-768.

[2]阮朝陽(yáng)，基于EPF10K200SRC240芯片的全數(shù)字DSSS處理器ASIC設(shè)計(jì)——數(shù)據(jù)捕獲、同步及解擴(kuò)部分[D].成都：電子科技大學(xué).

[3]李 濤，孫志國(guó)，郭黎利.擴(kuò)頻通信系統(tǒng)中擴(kuò)頻碼并＿串快速捕獲的數(shù)字化實(shí)現(xiàn) [J].應(yīng)用科技，2004，31（1）：2-3.

[4]Hui Du，Qun Ding，Ziheng Yang.The research of DLL used in DS spread spectrun communication system[A].International Conference on Instrumentation，Measurement，Computer，Communication and Control[C].2011：696-699.

[5]許 剛，黃國(guó)榮，彭興釗，等.GPS軟件接收機(jī)相關(guān)技術(shù)研究 [J].導(dǎo)彈與航天運(yùn)載技術(shù)，2012，（4）：47-49.

[6]金富釗，GPS中的環(huán)路跟蹤算法的研究 [D].西安：西安電子科技大學(xué)，2006.

[7]周 帆.一種GPS軟件接收機(jī)的同步算法研究與仿真[J].彈箭與制導(dǎo)學(xué)報(bào)，2012，32（3）：180-181.