寄存器
- RISC-V基礎數(shù)學庫性能優(yōu)化
序內(nèi),如果有將寄存器的值寫入?？臻g的操作,在該段程序的結(jié)束位置,就會有將該寄存器的值從棧中取出的操作,即中間匯編程序段使用了該寄存器,而使用結(jié)束之后又還原了該寄存器值。將需要入棧和出棧的寄存器稱為輔助寄存器。上述訪存指令是為了保證RISC-V函數(shù)上下文寄存器依賴關系的正確性,在使用輔助寄存器之前和之后將其原來的值入棧和出棧,可以保存和恢復寄存器現(xiàn)場。通過這種方式實現(xiàn)寄存器的再利用,導致寄存器的利用率不高。而且,由于對內(nèi)存進行讀寫比對寄存器進行讀寫速度上要慢
計算機工程與科學 2023年9期2023-09-18
- 基于遺傳算法的抗網(wǎng)表逆向攻擊邏輯混淆方法
。通過分析網(wǎng)表寄存器的拓撲連接關系與扇入扇出邏輯相似性，基于門級網(wǎng)表的逆向技術可以恢復寄存器傳輸級(Register-Transition Level, RTL)的詞級Reg型變量與變量間運算函數(shù)。文獻[10,11]通過分析寄存器連接與功能匹配度，實現(xiàn)數(shù)據(jù)通路詞級結(jié)構(gòu)的提取。文獻[12,13]基于位片識別與聚合，以及寄存器結(jié)構(gòu)匹配等方式，從非結(jié)構(gòu)化網(wǎng)表中提取移位寄存器、計數(shù)器、RAM、加法器等關鍵組件。文獻[14-16]基于寄存器輸入結(jié)構(gòu)的相似度區(qū)分狀態(tài)寄
電子與信息學報 2023年1期2023-02-18
- 基于FPGA的RS422總線超額發(fā)送方法
控制器軟核配置寄存器地址，CPU通過對寄存器進行配置，可以實現(xiàn)與不同類型的422進行通信[2]。串口控制器軟核控制寄存器的定義如表1所示。表1 串口控制器軟核控制寄存器定義其中，接收緩沖寄存器用于保存剛收到的數(shù)據(jù)，發(fā)送保持寄存器用于保存將要發(fā)送的數(shù)據(jù)。波特率發(fā)生器是一個16位的計數(shù)器，用于生成發(fā)送器的傳輸數(shù)據(jù)速率，可通過分頻因子寄存器(DLM&DLL)對其進行編程設置，DLL分頻因子寄存器用于設置分頻因子的低8位，DLM分頻因子寄存器用于設置分頻因子的高8
山西電子技術 2022年5期2022-10-31
- 三模冗余對SRAM型FPGA寄存器上電狀態(tài)的影響分析
非門、RAM、寄存器等基本邏輯單元組成的邏輯連接網(wǎng)表，以這些基本邏輯單元或基本邏輯單元的組合為模塊按照三模冗余要求設置部件為相應的類型。每個部件可選擇Don’t touch、Coverage、Standard、Custom四種類型。同時，工具支持選擇XTMR實現(xiàn)屬性。第3步：實現(xiàn)三模冗余。工具按照屬性設置和三模類型實現(xiàn)自動三模。第4步：輸出實現(xiàn)文件。在未設置屬性時，TMRTool工具按照默認屬性設置實現(xiàn)三模冗余，但不同的處理屬性設置導致TMRTool對網(wǎng)表
空間電子技術 2022年5期2022-10-25
- 基于UVM 的Wishbone-SPI 驗證平臺設計
，OVM）沒有寄存器的解決方案，可以根據(jù)驗證需求，快速地搭建工程[2-3]。串行外設接口SPI（Serial Peripheral Interface） 是由Motorola 公司定義一種單主機多從機全雙工的模式通信，協(xié)議標準下由主入從出數(shù)據(jù)線（Master Input Slave Output，MISO）、主出從輸入數(shù)據(jù)線（Master Output Slave Input，MOSI）、串行時鐘信號線（Serial Clock，SCK）和從機選擇信號線（
電子技術應用 2022年6期2022-07-22
- 基于FPGA 的參數(shù)可調(diào)多功能移位寄存器設計與實現(xiàn)
字系統(tǒng)中,移位寄存器是常用的重要器件之一。除了作為移位寄存器外,還可用它來組成脈沖發(fā)生器、數(shù)據(jù)轉(zhuǎn)換器、計數(shù)器和累加器等[1]。在數(shù)字電子電路設計過程中,固定參數(shù)的移位寄存器在使用上受到了一定限制,對參數(shù)可調(diào)的需求越來越高。FPGA 器件是專用集成電路中的1 種半定制電路,能有效地解決原有器件門電路數(shù)較少的問題,可重復編程,且在數(shù)字電路設計領域中應用廣泛[2]。本文設計了基于FPGA 的參數(shù)可調(diào)的多功能移位寄存器,實現(xiàn)多參數(shù)多種移位方式的移位功能。1 系統(tǒng)電
無線互聯(lián)科技 2022年7期2022-06-23
- Cooley-Tukey FFT 算法高性能實現(xiàn)與優(yōu)化研究
匯編實現(xiàn)復雜、寄存器不夠用等問題。本文針對這些問題，研究FFT 算法在不同架構(gòu)CPU 上的高性能實現(xiàn)方法，突破以上問題導致的性能瓶頸，從而實現(xiàn)了一個高性能FFT 算法庫。在本文的研究中，F(xiàn)FT 算法的實現(xiàn)和優(yōu)化主要從如下三方面進行：（1）蝶形網(wǎng)絡重構(gòu)，優(yōu)化不同基特別是一些大的基，降低蝶形網(wǎng)絡級數(shù)，減少訪存提升蝶形網(wǎng)絡性能；（2）利用DFT 矩陣性質(zhì)，提取蝶形計算公共項，將大基蝶形計算化到最簡；（3）蝶形計算匯編實現(xiàn)，匯編SIMD（single instru
計算機與生活 2022年6期2022-06-17
- STM32和51單片機寄存器映射原理異同分析
低性能單片機的寄存器映射原理相對簡單，很多單片機開發(fā)者都能理解，但是他們對32位高性能單片機的寄存器映射原理往往理解不足，該文以這2種單片機的2種典型型號為例，即8位低性能單片機中的8051單片機，32位高性能單片機中的STM32F103單片機，將這2種單片機的寄存器映射原理進行對比分析，筆者認為這種比較式的闡述能幫助單片機開發(fā)者更好地理解32位高性能單片機的寄存器映射原理。正確理解寄存器映射的原理對于開發(fā)者進行STM32單片機后續(xù)內(nèi)容的學習有極大的幫助。
有色金屬設計 2022年4期2022-02-04
- 基于SWD協(xié)議的ISP技術研究與應用*
。SWD中DP寄存器組成見表2，其中ID標識寄存器用于驗證SWD操作時序，獲取ARM調(diào)試接口信息等，低12位固定為0×477，主要構(gòu)成如圖4所示。表2 SW-DP寄存器SELECT寄存器控制AP選擇特定的地址，其最低位為CTRLSEL，其組成見圖5。[31:24]位APSEL值確定當前AP地址的高8 bit；每個AP具有 16個 Bank，[7:4]位 APBANKSEL值（0-F） 用來選擇當前AP的Bank號；每個Bank有4個32 bit寄存器，由數(shù)
通信技術 2021年7期2021-08-06
- 循環(huán)碼編解碼電路分析與實現(xiàn)
，得出基于移位寄存器的循環(huán)碼編解碼電路的設計方法。1 編碼器（7，3）循環(huán)碼生成多項式如式(1)所示。信息多項式m(x)、生成多項式g(x)、監(jiān)督多項式（余數(shù)多項式）r(x)滿足式（2）。其中Qx是商多項式。以m(x)=x2+ 1即輸入信息位101為例列豎式計算余數(shù)r(x)的過程如式（3）所示。編碼器仿真電路圖如圖1所示。由移位寄存器實現(xiàn)。4位循環(huán)移位寄存器，輸入編碼信號101，附加4位監(jiān)督位0000，故輸入信號設為1010000。3個時鐘周期輸入的3位信
電子制作 2021年3期2021-06-16
- 簡述熱電偶的測溫原理及XTR108芯片原理
TR108內(nèi)部寄存器需要的參數(shù)。具體的XTR108芯片[4]內(nèi)部結(jié)構(gòu)如圖1所示。圖1 XTR108內(nèi)部結(jié)構(gòu)圖2.2 模擬信號處理部分1) 輸入/輸出復用管腳我從小就喜歡讀書，或許是受爸爸媽媽的影響吧?，F(xiàn)在的我，已經(jīng)閱讀了大量的書，這開闊了我的眼界，使我增長了見識，提高了我的語言表達能力。在我閱讀的日子里，還發(fā)生過許許多多有趣的事情呢！XTR108[5]共有6個模擬信號輸入/輸出復用管腳。Iret輸出和PGA輸入可以分別連接到任何一個V/I管腳處，若輸入電壓
山西電子技術 2021年2期2021-04-28
- Information for Authors
2芯片通過配置寄存器等內(nèi)部資源產(chǎn)生SPWM波形，在CCSv5軟件上運用C語言編寫程序配置寄存器及三相異步電動機控制算法，并對該硬件設計的可靠性進行測試。f.MethodsAuthors can just reference without providing details if the methods they used have been documented in the published literature.New methods or met
亞洲社會藥學雜志 2020年1期2020-12-16
- STM32的輸入/輸出端口課堂教學方法探討
動器、輸入數(shù)據(jù)寄存器和輸出數(shù)據(jù)寄存器等構(gòu)成，如圖1所示。STM32F103ZET6具有112個這樣的 I/O端口電路。保護電路中的兩個保護二極管，防止I/O引腳輸入過高、過低的電壓，燒毀芯片。因此I/O端口不能直接外接大功率器件。輸入驅(qū)動器(Inputdriver)由TTL施密特觸發(fā)器構(gòu)成，相當于一個開關，把I/O端口的電平狀態(tài)通過觸發(fā)器送入輸入數(shù)據(jù)寄存器。輸出驅(qū)動器(Output driver)由選擇器、輸出控制、含有PMOS管和N-MOS管的推挽結(jié)構(gòu)電
科教導刊·電子版 2020年30期2020-11-25
- 基于OCS流量計監(jiān)控裝置的研究與實現(xiàn)
%SR047 寄存器（RTC_DATE）和%SR044 寄存器（RTC_SEC）。Alarm Object Proprieties 告警控件可以實現(xiàn)所設置事件的告警信息。流量計的測量介質(zhì)為水蒸汽，儀表顯示的參數(shù)有瞬時流量值（t/h）、累積流量值（T），溫度值（℃），干度值（%）和壓力值（MPa）。%R00101 寄存器顯示瞬時流量值，%R00103 寄存器顯示累積流量值，流量計上限告警用H 表示對應Q2，下限告警用L 表示對應Q1，當流量計出現(xiàn)通信故障時顯
儀器儀表用戶 2020年7期2020-07-01
- Lite寄存器模型的設計與實現(xiàn)
，同時引入更多寄存器，通用片上系統(tǒng)（System-on-Chip，SoC）芯片面臨的情況尤為突出［1］。SoC芯片擁有數(shù)量龐大的各類寄存器，寄存器驗證已成為SoC芯片研發(fā)過程中的重要驗證項。根據(jù)SoC芯片分層驗證理念［2-3］，模塊級的設計規(guī)模小、功能簡單、激勵構(gòu)造相對容易，但模塊數(shù)量較多［4］；子系統(tǒng)級的設計規(guī)模適中、功能相對獨立、接口清晰，而驗證的完備性卻是最大的挑戰(zhàn)［5］；系統(tǒng)級的設計規(guī)模龐大，功能復雜，對仿真資源的需求比較大［6］。無論在模塊級、子
計算機應用 2020年5期2020-06-07
- 常用電子測速法在某數(shù)字信號處理器中的應用*
定時/計數(shù)器寄存器主要功能介紹定時/計數(shù)寄存器（TMRCNTR）是16 位寄存器。其中，計數(shù)捕獲寄存器（TMRCAP）是16 位寄存器，該寄存器存儲從計數(shù)器捕獲的值；定時重裝載寄存器（TMRLOAD）是16 位寄存器，用來裝載計數(shù)器的值；定時控制寄存器（TMRCTRL）是16 位寄存器，其中的位15～13是計數(shù)模式控制位（CM）；計數(shù)狀態(tài)/控制寄存器（TMRSCR）是16 位寄存器，位13 是計數(shù)器溢出標志位（TOF），位12 是計數(shù)器溢出中斷使能位（T
汽車工程師 2019年7期2019-08-12
- 74HC595對單片機IO口的擴展及應用
生產(chǎn)的通用位移寄存器芯片，它可以實現(xiàn)8位串行輸入輸出或者并行輸出，操作方便簡單，可以很容易的完成對單片機IO口的擴展。[1]本文主要是介紹用74HC595芯片來擴展IO口詳細原理，并利用此方法進行實驗，實現(xiàn)流水燈效果。關鍵詞：單片機;74HC595;擴展IO口;流水燈上世紀70年代到80年代期間，單片機憑借著它體積小，低功耗，性價比高的優(yōu)勢，被越來越多的人所使用，并被廣泛運用于各個領域。但隨著科技不斷地進步與發(fā)展，我們對于單片機的應用更加廣泛，我們也慢慢發(fā)
科技風 2019年13期2019-06-11
- 基于FPGA和EMIFA的SPI控制器系統(tǒng)設計
現(xiàn)了接口模塊、寄存器讀寫模塊以及多路SPI模塊。DSP芯片通過其異步存儲器訪問接口EMIFA(External Memory Interface A)可以訪問FPGA內(nèi)的寄存器，與FPGA進行通信[6]，從而實現(xiàn)與多路SPI接口外設芯片的通信。采用DSP的EMIFA接口，結(jié)合硬件可重置的FPGA，極大地增強了系統(tǒng)的接口擴展能力，系統(tǒng)不僅能擴展多路SPI接口，還能擴展其它通信接口，如UART、CAN[7-8]等。針對所設計的系統(tǒng)，在ModelSim環(huán)境下進行
計算機測量與控制 2019年5期2019-05-27
- 二進制翻譯中動靜結(jié)合的寄存器分配優(yōu)化方法
序列，其中包含寄存器分配過程.寄存器分配無論是在高性能應用程序編譯，還是在高性能程序翻譯，又或者在充分利用高性能處理器的目標上，都有著重要的研究意義，好的寄存器分配方式可以有效提高程序執(zhí)行效率.寄存器分配的目的是盡可能地將程序中的值保存在寄存器中，從而最大限度地減少訪存次數(shù)，提高程序的執(zhí)行效率，寄存器分配優(yōu)化的重點在如何處理寄存器溢出問題.不同于傳統(tǒng)編譯器中的寄存器分配，二進制翻譯中寄存器分配的實質(zhì)更像是寄存器映射，需要重點考慮源平臺寄存器使用情況.目前常
計算機研究與發(fā)展 2019年4期2019-04-18
- 單片機的中斷現(xiàn)場保護
序中要占用一些寄存器進行運算，而在主程序中這些寄存器也是很重要的，為了二者互不干擾，所以在進入中斷服務程序時就要保存寄存器的數(shù)值，以便在從中斷返回后繼續(xù)正常的往下執(zhí)行，這種保存寄存器數(shù)值的過程就是現(xiàn)場保護。2 中斷現(xiàn)場保護要求在單片機運行程序時，一般要用到多個寄存器，特別是累加器、狀態(tài)寄存器等等，中斷服務程序是屬于一種處理突發(fā)性事件的程序，在正常運行程序任意時刻都可以插入進來的程序。所以，在進入中斷程序時，可能累加器保存著數(shù)據(jù)，這時中斷程序也要用累加器，如
電子技術與軟件工程 2018年8期2018-12-25
- 基于慕課的“微型計算機原理與接口技術”教學模式
解，特別是各類寄存器的使用及對芯片編程。針對本門課程的內(nèi)容和特點，在分析目前課堂教學的現(xiàn)狀的基礎上，提出基于慕課的教學模式，以提升學生的自主學習的能力。教學實踐表明，所提出的慕課教學模式能較大地提升該課程的教學效果。關鍵詞： 慕課教學； 自主學習； 計算機接口技術； 寄存器中圖分類號：G642 文獻標志碼：A 文章編號：1006-8228（2018）08-94-03A MOOC based teaching mode of microcomputer pr
計算機時代 2018年8期2018-10-17
- 飛思卡爾單片機脈寬調(diào)制模塊用法研究
度調(diào)制模塊相關寄存器的功能，并深入探討脈寬調(diào)制模塊的調(diào)制方法，此外，也設計了適用于直流電機驅(qū)動的程序，并在此基礎上進行了詳細講解，以便更為直觀的了解并熟練地使用飛思卡爾單片機的脈沖寬度調(diào)制模塊。關鍵詞：脈沖寬度調(diào)制模塊；寄存器；單片機中圖分類號：TM571.6 文獻標志碼：A 文章編號：2095-2945（2018）23-0035-02Abstract： By studying the pulse width modulation module PWM o
科技創(chuàng)新與應用 2018年23期2018-09-13
- 基于FPGA的LFSR結(jié)構(gòu)偽隨機數(shù)發(fā)生器的實現(xiàn)*
由線性反饋移位寄存器[2]所構(gòu)成的偽隨機數(shù)發(fā)生器是擴頻通信系統(tǒng)中的核心。線性反饋移位寄存器是一種十分有用的時序邏輯結(jié)構(gòu),其結(jié)構(gòu)簡單、速度快,它被廣泛應用于可編程分頻器、信道編碼、CRC(Cyclic Redundancy Check)校驗碼生成、密碼算法實現(xiàn)等多個方面[3-4]。本文基于FPGA(Field Programmable Gate Array)實現(xiàn)用N級線性反饋移位寄存器(Linear Feedback Shift Register, LFSR
數(shù)字技術與應用 2018年3期2018-06-14
- PLC保存型寄存器數(shù)量不足問題的探討
的情況是保持型寄存器不夠用，而非保存型的寄存器資源十分寬裕。隨著工藝的改進，此情況有越來越嚴重的趨勢?，F(xiàn)有這樣的設備多于40臺，如果每臺都換新的PLC成本會增加很多，況且整個工藝改進涉及到地方很少，花大成本只是為了這小小的改進，顯然很不劃算。本文介紹的方法就是在此背景下提出，其最直接目的是解決老PLC數(shù)據(jù)寄存器資源缺乏的問題，滿足功能的前提下為企業(yè)節(jié)約成本，而且修改工藝周期較其他方法快、成功率較高。通過此方法舉一反三可以延伸到其他類似情況，既擴大解決問題的
電子測試 2018年7期2018-05-16
- 移位寄存器及算術運算應用
梁偉寄存器被廣泛應用于數(shù)字電路和計算機中，是由具有存儲功能的觸發(fā)器構(gòu)成的，移位寄存器在移位脈沖作用下依次逐位右移或左移，通過proteus模擬軟件進行直觀分析移位寄存器移位功能，移位功能可應用于CPU內(nèi)部寄存器進行算術運算?！娟P鍵詞】移位寄存器 CPU算術運算1 移位寄存器寄存器被廣泛應用于數(shù)字電路和計算機中，是由具有存儲功能的觸發(fā)器構(gòu)成的。移位寄存器具有代碼寄存和移位兩個功能，在移位脈沖的作用下，數(shù)碼如向左移一位，則稱為左移，反之稱為右移。移位寄存器具有
電子技術與軟件工程 2018年1期2018-03-22
- Matching mechanism analysis on an adaptive cycle engine
Zheng Junchao,Chen Min,Tang HailongSchool of Energy and Power Engineering,Beihang University,Beijing 100083,ChinaMatching mechanism analysis on an adaptive cycle engineZheng Junchao,Chen Min,Tang Hailong*School of Energy and Power
CHINESE JOURNAL OF AERONAUTICS 2017年2期2017-11-20
- Matching mechanism analysis on an adaptive cycle engine
參數(shù)進行存儲，寄存器用于流水線中的數(shù)據(jù)緩存，通過表1可以看出本文提出的算法占用硬件資源極少，有效地節(jié)約了硬件成本。When both the second and third bypasses are open at Mode M3,the power-balance equation of the LP rotor and the flow compatibility equation of the CDFS at Mode M1 change as s
CHINESE JOURNAL OF AERONAUTICS 2017年2期2017-11-20
- 分簇結(jié)構(gòu)向量寄存器分配策略研究*
)分簇結(jié)構(gòu)向量寄存器分配策略研究*王向前，王昊(中國電子科技集團公司 第三十八研究所,合肥 230088)通過分簇結(jié)構(gòu)實現(xiàn)向量化執(zhí)行是一種高效而靈活的體系結(jié)構(gòu)選擇。在編譯中間表示里，向量指令與標量指令交疊出現(xiàn)。分簇結(jié)構(gòu)向量化實現(xiàn)的特殊方式給傳統(tǒng)的寄存器分配框架帶來了挑戰(zhàn)。針對該問題，本文從向量指令的表示形式、Callee/Caller寄存器劃分、向量寄存器分配等進行研究，并給出全局與局部向量寄存器的分配方法。分簇結(jié)構(gòu)；向量寄存器分配；Callee/Call
單片機與嵌入式系統(tǒng)應用 2017年7期2017-07-31
- 數(shù)字電路環(huán)境下汽車控制電路信號設計
能的關鍵點。將寄存器和計數(shù)器結(jié)合在一起實現(xiàn)該電路。關鍵詞 寄存器 譯碼器 計數(shù)器 模 波形中圖分類號：TN79 文獻標識碼：A1設計要求汽車在夜間行駛過程中，其尾燈變化規(guī)律如下：（1）正常行駛時，車后6個尾燈全部點亮；（2）左轉(zhuǎn)彎時，左邊3個燈依次從右向左循環(huán)閃動，右邊3個燈熄滅；（3）右轉(zhuǎn)彎時，右邊3個燈依次從左向右循環(huán)閃動，左邊3個燈熄滅；（4）當車輛停車時，6個燈一明一暗同時閃動。2分析此電路的設計需要用到譯碼器74138，計數(shù)器74192，移位寄存
科教導刊·電子版 2016年36期2017-04-22
- UART測試技術研究*
模塊和多個內(nèi)部寄存器,并且A、B兩個端口可以獨立控制,其內(nèi)部結(jié)構(gòu)如圖1所示。其引腳除“XTAL1”、“XTAL2”、“A0”、“A1”、“A2”、“IOW”、“IOR”、“RESET”外,A、B兩個端口均有不同的引腳,例如“TXA”、“TXB”、“INTA”、“INTB”等[5]。圖1 TL16C752B內(nèi)部結(jié)構(gòu)圖2.2 控制和狀態(tài)模塊TL16C752B的控制和狀態(tài)模塊包含全局控制邏輯、DMA控制邏輯、寄存器控制邏輯、中斷控制邏輯和Modem控制邏輯等,可
計算機與數(shù)字工程 2017年3期2017-03-31
- TMS320F28335與時鐘芯片DS1302的串行通信
1DS1302寄存器介紹DS1302的地址寄存器由8位組成，各個位的介紹略——編者注。本文考慮CLOCK功能，即相應的對應位為0；由于要進行寫操作，則對應的最高位為1；而地址寄存器所要表示的地址是由A0～A4來決定的；最低位為讀寫位。DS1302的時鐘寄存器中秒、分、時、日、月、周、年寄存器的設置略——編者注。地址的變化范圍分別為00000～00111，其中涓流充電的寄存器地址為01000。在DS1302的地址中最高位和最低位已經(jīng)確定。2.2DS1302通
單片機與嵌入式系統(tǒng)應用 2016年3期2016-06-01
- 數(shù)字調(diào)幅廣播發(fā)射機調(diào)幅控制信號的編碼與非編碼
關鍵詞：編碼；寄存器；二進制數(shù)；效率數(shù)字技術的控制中編碼是一項應用最多的方式。而編碼器又是編碼程序中的核心部件。就拿哈里斯數(shù)字調(diào)幅廣播發(fā)射機DX-100調(diào)幅過程來說。它的大臺階功率模塊（簡稱大臺階模塊）的控制信號就是將音頻信號轉(zhuǎn)換成的二進制數(shù)碼經(jīng)過編碼后作為控制信號的。它的編碼器是巧妙的使用了寄存器的特點。這個編碼過程是否可以省去？也就是說大臺階模塊的控制信號不用編碼器給與編碼，直接將音頻信號轉(zhuǎn)換來的二進制數(shù)作為控制信號去控制大臺階模塊的開啟能否達到同樣的
西部廣播電視 2016年3期2016-05-24
- 基于分類測試的ARM芯片寄存器安全分析技術
試的ARM芯片寄存器安全分析技術楊世德， 梁光明， 佘凱（國防科學技術大學電子科學與工程學院湖南長沙410000）隨著無線通信和互聯(lián)網(wǎng)等技術的迅猛發(fā)展，嵌入式系統(tǒng)面臨的安全問題與日俱增。傳統(tǒng)的嵌入式系統(tǒng)安全分析主要針對嵌入式操作系統(tǒng)和軟件，少有研究涉及嵌入式系統(tǒng)硬件本身的安全隱愚。本文以S3C2440芯片為研究對象，通過分析ARM芯片硬件運行機制，構(gòu)建基于測試的ARM芯片寄存器安全分析模型，并對ARM芯片安全隱愚進行等級劃分。測試用例；融合樹；漏洞挖掘0
信息安全與通信保密 2015年10期2015-11-01
- 4位RGBLED彩燈控制器PCA9633的應用*
A9633芯片寄存器功能描述[2]PCA9633對RGB LED燈的控制（亮度，明暗、閃爍，燈的整體控制），是通過設置其相關的寄存器完成的，下面介紹其有關寄存器的功能與設置方法。1.3.1 器件地址PCA9633是4位I2C總線的LED驅(qū)動器，與主機通信遵循I2C協(xié)議的格式，主機先發(fā)出啟動信號，隨后發(fā)出從機（PCA9633）的地址，封裝為 16腳的 PCA9633，有7個地址引腳分別為 A0～A6，從機地址最多有 27，即 128個，在這128個地址中，其
網(wǎng)絡安全與數(shù)據(jù)管理 2015年7期2015-09-21
- 基于ARM嵌入式系統(tǒng)底層漏洞挖掘技術研究
內(nèi)核模塊； 寄存器； 挖掘技術中圖分類號： TN710?34 文獻標識碼： A 文章編號： 1004?373X（2015）18?0057?03Abstract： As the attacks on the embedded systems occurs continually， more attention is paid to the safety index in the process of the embedded system design.
現(xiàn)代電子技術 2015年18期2015-09-16
- BWDSP SIMD編譯的寄存器分配優(yōu)化技術研究※
SIMD編譯的寄存器分配優(yōu)化技術研究※王昊，王向前（中國電子科技集團公司第三十八研究所，合肥230088）BWDSP是一款自主設計的國產(chǎn)VLIW（超長指令字）數(shù)字信號處理器，支持SIMD技術，其SIMD指令可以在4個宏上同時執(zhí)行4個32位計算，對寄存器使用有特殊規(guī)則，Open64編譯器的寄存器分配策略并不適用于這種規(guī)則。本文對BWDSP SIMD指令的寄存器分配優(yōu)化技術進行了研究，并在BWDSP的編譯器OCC上得以實現(xiàn)。DSP；SIMD；寄存器分配引言BW
單片機與嵌入式系統(tǒng)應用 2015年4期2015-08-15
- 基于FPGA的ADC自檢系統(tǒng)
陣列；SPI；寄存器0 引言隨著通信、計算機等技術的飛速發(fā)展和普及，數(shù)據(jù)采集系統(tǒng)迅速得以應用。ADC轉(zhuǎn)換器是采集通道的核心，也是影響數(shù)據(jù)采集系統(tǒng)速率和精度的重要因素。所以對ADC內(nèi)核性能的測試[1-3]就顯得尤為重要。目前有很多介紹內(nèi)置自測系統(tǒng)的著作[4-5]，但還沒有詳細地論述ADC內(nèi)置自測功能使用方法的文獻。因此本文以監(jiān)測接收機的模數(shù)轉(zhuǎn)換器AD9265為背景，提出了基于ADC芯片內(nèi)置自測功能的ADC自檢系統(tǒng)，此檢測系統(tǒng)適用于所有具有BIST功能的ADC
儀表技術與傳感器 2015年2期2015-06-07
- 基于SPARC的實時系統(tǒng)寄存器窗口溢出時間分析*
，由于其采用了寄存器窗口機制，隨時出現(xiàn)的窗口上下溢陷阱處理引起的時間開銷對任務程序的最差執(zhí)行時間(WCET，Worst Case Execution Time)［3］有顯著影響，這對于驗證系統(tǒng)的實時性約束造成困難。WCET主要用來驗證硬實時系統(tǒng)中實現(xiàn)任務的軟件能否在給定的時間內(nèi)或給定的時間點之前執(zhí)行完畢，多數(shù)調(diào)度算法和可調(diào)度性分析算法都需要已知任務的最差執(zhí)行時間［4］。對于提高嵌入式實時系統(tǒng)軟件的可靠性來說，WCET有著非常重要的作用。文獻［5］分析了一個
航天控制 2015年6期2015-03-10
- KeyStone多核DSP中斷系統(tǒng)原理及實現(xiàn)
INTC從狀態(tài)寄存器獲取系統(tǒng)事件狀態(tài)信息,通過狀態(tài)信息去判斷系統(tǒng)事件是否在處于使能狀態(tài)。狀態(tài)寄存器中的每個比特位是獨立的,當狀態(tài)寄存器的狀態(tài)位被置位時,使能相應的系統(tǒng)事件;當狀態(tài)寄存器被清除,其對應的系統(tǒng)事件狀態(tài)被清除。步驟3:信道映射INTC把已使能的系統(tǒng)事件映射到內(nèi)部通道,如圖3所示。當多個系統(tǒng)事件被映射到相同的信道時,通過邏輯組合的方式將多個系統(tǒng)事件映射為多個或者一個主機事件,或操作將多個系統(tǒng)事件進行組合在一起。步驟4:主機事件映射主機事件映射是固定
電子世界 2015年13期2015-02-05
- 一種通用從機同步串行接口電路的設計
此傳感器中內(nèi)部寄存器數(shù)據(jù)為16 bit。此傳感器中有5個寄存器，分別為物體電壓寄存器、本地溫度寄存器、配置寄存器、制造商ID寄存器、器件ID寄存器，其中物體電壓寄存器、本地溫度寄存器、制造商ID寄存器、器件ID寄存器為只讀寄存器，配置寄存器的高八位為可讀寫部分，低八位為只讀部分。通用從機同步串行接口電路引腳如圖1所示。其中CS為從機片選信號，A1、A0為從機地址選擇端口，SCL為串行時鐘線，SDA為串行數(shù)據(jù)線。圖1 通用從機同步串行接口電路引腳1.1.1
電視技術 2014年7期2014-11-20
- 基于Nios II的SPI接口實現(xiàn)
路徑32位通用寄存器和32個外部中斷源；使用同樣的指令集架構(gòu)（ISA），100%二進制代碼兼容，可以根據(jù)系統(tǒng)需求的變化更改CPU，選擇滿足性能和成本的最佳方案[1,2]。2.2 AD9517-1ABCPZAD9517-1ABCPZ是Analog Device公司生產(chǎn)的時鐘發(fā)生器，其工作電壓+3.3 V，最大輸入頻率2 400 MHz，最大輸出頻率2 650 MHz，輸出時鐘為TTL電平或LVPEL電平[3]。2.3 SPI總線SPI總線系統(tǒng)是一種同步串行外
計算機與網(wǎng)絡 2014年11期2014-08-30
- 基于C8051F500的SPI接口研究
R時鐘速率控制寄存器、SPI0CFG配置寄存器、SPI0CN控制寄存器、SPI0DAT數(shù)據(jù)寄存器、Shift Register移位寄存器的結(jié)構(gòu)和功能進行了詳細介紹，并深入研究了SPI接口的通信過程。通過仿真，驗證了主機與從機之間的數(shù)據(jù)傳輸以及各個寄存器的功能。SPI接口；配置寄存器；控制寄存器；數(shù)據(jù)寄存器；移位寄存器1 引 言SPI（Serial Perripheral Interface）串行外圍設備接口，是Motorola公司推出的同步串行接口技術，是
微處理機 2014年3期2014-08-07
- 關于數(shù)字電子技術基礎課程中寄存器教學的探討
技術基礎課程中寄存器教學的探討韓錚（赤峰學院 物理與電子信息工程學院，內(nèi)蒙古 赤峰 024000）本文介紹可寄存一組二進制數(shù)碼的邏輯部件-寄存器.從數(shù)碼寄存器和移位寄存器這兩個方面對寄存器進行介紹并列舉器件實例進行說明.重點介紹由雙向移位寄存器74LS194A組成的節(jié)日彩燈控制電路，通過彩燈亮滅演示74LS194A構(gòu)成的電路，調(diào)動學生課堂積極性，提高學生的注意力，培養(yǎng)學生的學習興趣.教學探討；節(jié)日彩燈控制電路；寄存器高校教師在承擔教學和科研的同時，更重要的
赤峰學院學報·自然科學版 2014年19期2014-08-01
- 基于Trace合并和寄存器分配的Dalvik優(yōu)化
race合并和寄存器分配的Dalvik優(yōu)化余超君,李春強,尚云海,張培勇(浙江大學超大規(guī)模集成電路設計研究所,杭州310027)Dalvik虛擬機作為Android系統(tǒng)上運行所有應用程序的基礎,其性能瓶頸一直制約著Android系統(tǒng)的用戶體驗。通過研究Android系統(tǒng)中的Dalvik架構(gòu),分析其解釋器和JIT模塊的工作原理,發(fā)現(xiàn)熱Trace選擇過程中短Trace編譯損耗大以及即時編譯過程中寄存器分配不合理的情況。結(jié)合Java虛擬機技術和編譯器技術,在現(xiàn)有
計算機工程 2014年10期2014-06-07
- 基于S3C2440開發(fā)板實現(xiàn)LED燈點亮
口都有端口控制寄存器GPnCON、端口數(shù)據(jù)寄存器GPnDAT、端口上拉寄存器GPnUP。端口控制寄存器用于定義每個引腳的功能；端口數(shù)據(jù)寄存器的每位數(shù)據(jù)都直接引到芯片外部，依據(jù)定義端口的功能供外部設備讀或?qū)?；端口上?span id="j5i0abt0b" class="hl">寄存器用于控制每個端口組的上接電阻的允許／禁止。端口B控制寄存器GPBCON描述如表1所示。表1 GPBCON控制寄存器控制位狀態(tài)表端口B數(shù)據(jù)寄存器GPBDAT是1個［10：0］位的寄存器，它的每一位用來分別存放GPBn的數(shù)據(jù)。當端口被配置成輸入
長江工程職業(yè)技術學院學報 2013年4期2013-11-05
- PWM調(diào)制的設計與實現(xiàn)
周期，一個比較寄存器保持著調(diào)制值，它不斷地與定時器計數(shù)器的值進行比較，當兩個值匹配時，在相應的輸出上就會產(chǎn)生一個轉(zhuǎn)換（從低到高或從高到低）。當兩個值之間的的二個匹配產(chǎn)生或一個定時器周期結(jié)束時，相應的輸出會產(chǎn)生另一個轉(zhuǎn)換（從高到低或從低到高）。通過這種方法所產(chǎn)生的輸出脈沖的開關時間就會與比較寄存器的值成比例。在沒個定時器周期中，這種過程都會出現(xiàn)，但每次比較寄存器中的調(diào)制值是不同的，這樣在相應的輸出上就會產(chǎn)生一個PWM信號[2]。圖1 PWM信號產(chǎn)生原理圖Fi
電子設計工程 2013年4期2013-09-25
- 面向RS-485控制網(wǎng)絡的Modbus協(xié)議擴展及應用
當訪問離散地址寄存器時需進行多次通信，通信效率較低。針對以上兩點不足，分別對協(xié)議進行了“身份認證”與“讀離散寄存器”功能擴展，并將擴展協(xié)議成功應用于基于RS-485的某太陽能發(fā)電控制網(wǎng)絡。1 Modbus通信協(xié)議Modbus通信協(xié)議定義了與基礎通信層無關的簡單協(xié)議數(shù)據(jù)單元(protocol data unit，PDU)和由特定總線或網(wǎng)絡引入的一些附加域的應用數(shù)據(jù)單元(application data unit，ADU)［8－9］。Modbus 串行鏈路AD
自動化儀表 2013年4期2013-09-10
- MDK軟件不能模擬仿真STM32的問題解決方法
行或觸發(fā)，外設寄存器不能修改或觀察。要解決上述問題，必須通過相應的設置和相關的操作，才能完成模擬仿真。1 模擬仿真的實現(xiàn)及PC和SP的自動裝載在MDK 軟件中，只有部分STM32芯片支持模擬仿真（如STM32F103），大部分芯片都不支持模擬仿真。主要的問題是，當進入調(diào)試界面后，R15 （PC）的值為0x00000000，不能進行調(diào)試操作（如單步、全速等）。要能對STM32進行模擬仿真，必須使PC的值不能為0。通過分析STM32 芯片的存儲器結(jié)構(gòu)可知，在存
單片機與嵌入式系統(tǒng)應用 2013年10期2013-08-27
- 基于CPLD的簡易串行數(shù)字乘法器
照移位時序送入寄存器，每次移位將對“被乘數(shù)”、“乘數(shù)”和“進位”計算，形成該位“乘積”和“進位”。隨著數(shù)據(jù)的串行進入，逐位求積，當信號結(jié)束時，完成乘法運算。在每一次計算完成后，對乘數(shù)、被乘數(shù)和進位寄存器進行清零，準備下一次的乘法運算。3 基于CPLD 的乘法器的實現(xiàn)根據(jù)上述算法原理，設計16位乘法器［2］，如圖2所示。圖2 16位乘法器電路圖2 中，寄存器B 的Q0～Q15 的輸出為QB0～QB15，寄存器A 的Q0～Q15 的輸出為QA0～QA15，工作
制導與引信 2013年4期2013-04-20
- 基于存儲資源迭代重用的低成本寄存器重命名方法
27)0 引言寄存器重命名是超標量流水線中實現(xiàn)處理器內(nèi)核指令動態(tài)調(diào)度的關鍵技術，解決了指令之間的反相關(WAR)和輸出相關(WAW)問題［1］。隨著超標量處理器指令級并行性的不斷挖掘和流水線進一步加深，指令發(fā)射窗口進一步增大［2］，停留在流水線中的“飛行”指令也隨之增加，因此，必須增加物理寄存器的數(shù)量來完成指令的調(diào)度［3］，然而寄存器資源的增大給處理器帶來了寄存器的訪問延遲、面積、功耗等一系列問題［4，5］。這些問題的存在使得通過簡單地增加物理寄存器的資源
傳感器與微系統(tǒng) 2012年4期2012-12-07
- AT89C51與中斷有關的寄存器功能表解
1與中斷有關的寄存器功能表解孫福玉，曹萬蒼（赤峰學院，內(nèi)蒙古 赤峰 024000）文章分析AT89C51與中斷有關的五個特殊功能寄存器,中斷允許控制寄存器IE,中斷優(yōu)先級設置寄存器IP,定時器控制寄存器TCON,串口控制寄存器SCON,計數(shù)器控制寄存器TMOD,給出了這五個寄存器功能與賦值說明的表解.寄存器；中斷；定時器；串行口1 中斷的概念CPU在處理某一事件A時，發(fā)生了另一事件B請求CPU迅速去處理（中斷發(fā)生）；CPU暫時中斷當前的工作，轉(zhuǎn)去處理事件B
赤峰學院學報·自然科學版 2012年19期2012-10-14
- 模數(shù)轉(zhuǎn)換器AD7791及其應用
1的特點、內(nèi)部寄存器結(jié)構(gòu)和外部接口;并且詳細闡述AD7791與單片機A tmega64的接口技術。AD7791;A/D轉(zhuǎn)換器;內(nèi)部寄存器;單片機AD7791是美國AD公司推出的一種高分辨率24位模數(shù)轉(zhuǎn)換器件,其靈活的串行接口使AD7791可以很方便地與微處理器或移位寄存器相連接。在將AD7791用于隔離系統(tǒng)時,光耦合數(shù)少。由于AD7791采用了和-差(∑-Δ)轉(zhuǎn)換技術,使它不受噪聲環(huán)境的影響,適用于寬動態(tài)范圍、低頻信號的測量。1 AD7791簡介AD779
河北省科學院學報 2011年2期2011-12-27
- Lx5280模擬器移植設計及實施
偶數(shù)開始的通用寄存器中。（2）Circular Buffers 存取操作指令（指令含”P”）LBP[.Cn]、 LBPU[.Cn]、LHP[.Cn]、 LHPU[.Cn]、 LWP[.Cn]、LTP[.Cn]、 SBP[.Cn]、SHP[.Cn]、 SWP[.Cn]、STP[.Cn]（3）對新增寄存器操作指令MFRU、 MTRU 讀 寫 cbe[0-2]、cbs[0-2]、lpc0、lps0、lpe0、mmdMFRK、MTRK 讀寫Lexra-Cop0ke
科技視界 2011年5期2011-08-22
- 高速數(shù)模轉(zhuǎn)換器AD9779/AD9788的應用
驅(qū)動方式。但在寄存器的配置上，兩者存在差異，這在后面會具體介紹。為了描述方便，如不特殊說明，下文中使用AD97××來統(tǒng)一表示 AD9779和 AD9788。1 AD97××的 SPI規(guī)范AD97××采用標準的4線SPI接口進行通信，當然也可以配置成3線SPI接口。一個寄存器的讀寫周期（或叫傳輸周期）包括兩部分：指令部分和數(shù)據(jù)部分。指令部分是一個8 bit的字節(jié)，對應于8個時鐘的上升沿，用來控制讀寫以及隨后需要讀寫的數(shù)據(jù)字節(jié)數(shù)。D7為讀/寫標志位（其中讀為高
網(wǎng)絡安全與數(shù)據(jù)管理 2011年24期2011-08-08
- AVS逆掃描 反量化和反變換模塊的硬件設計
采用了乒乓緩存寄存器組來實現(xiàn)塊之間流水線，提高了速度；采用寄存器組復用技術實現(xiàn)逆塊掃描中寄存器組與反變換中的轉(zhuǎn)置寄存器組的復用，節(jié)省了寄存器資源。1 硬件結(jié)構(gòu)根據(jù)AVS解碼標準，本文提出了一種高效簡潔的逆掃描、反量化與反變換系統(tǒng)結(jié)構(gòu)，該結(jié)構(gòu)主要由四部分組成。反量化模塊完成量化系數(shù)向變換系數(shù)的轉(zhuǎn)變；逆掃描與寄存器組選擇模塊根據(jù)逆掃描表完成變換系數(shù)的存儲；寄存器組用來存儲變換系數(shù)及反變換中的轉(zhuǎn)置數(shù)據(jù)；反變換模塊將變換系數(shù)轉(zhuǎn)換成殘差樣值，為后續(xù)的重構(gòu)做好準備。硬
電子技術應用 2011年8期2011-07-02
- 一種可重構(gòu)線性反饋移位寄存器設計
言線性反饋移位寄存器是一種用于生成統(tǒng)計性能良好偽隨機序列的方法[1-3]。在偽隨機序列發(fā)生器設計中，由于不同應用采用的線性反饋移位寄存器在類型、長度和反饋抽頭方面有較大區(qū)別[1]，下面提出一種能夠?qū)€性反饋移位寄存器類型、長度和反饋抽頭等進行配置的可重構(gòu)線性反饋移位寄存器的設計方法。1 線性反饋移位寄存器類型和結(jié)構(gòu)線性反饋移位寄存器按照反饋網(wǎng)絡的結(jié)構(gòu)分為Fibonacci型和 Galois型兩種基本類型，其結(jié)構(gòu)分別如圖 1和圖2所示。圖1 Fibonacc
通信技術 2010年8期2010-08-06
- 無線突發(fā)通信信道估計及FPGA實現(xiàn)方法
資源如下：1）寄存器組1，長度為N，用于存放矢量x及其移位。由于該矢量是實部與虛部相同的復數(shù)，x的每一項在寄存器中用 1 bit表示，1 代表 1＋j，0 代表-1-j。2）寄存器組2，長度為L，其0～L-1號寄存器分別對應寄存器組 1中標號 0，N-1，…，N－L＋1 號寄存器，在寄存器組1循環(huán)左移后依次表示矩陣A的各行。3）寄存器組3，長度為 L，用于存放z=AHy的計算結(jié)果。4）寄存器4，用于存放標量a。5）寄存器5，用于存放矢量q的計算結(jié)果。在FP
電視技術 2010年1期2010-06-25
- ARM與射頻芯片TRF796x的SPI通信研究
、8位發(fā)送移位寄存器、8位接收移位寄存器、控制邏輯等。其與SPI接口相關的寄存器包括控制寄存器(SPCONn)、狀態(tài)寄存器(SPSTAn)、引腳控制寄存器(SPPINn)、預分頻寄存器(SPPREn)、發(fā)送數(shù)據(jù)寄存器(SPTDATn)、接收數(shù)據(jù)寄存器(SPRDATn,n=0,1)。其SPI接口共有4根信號線,分別是從設備選擇線(SS)、時鐘線(SCK)、串行輸出數(shù)據(jù)線(MOSI)、串行輸入數(shù)據(jù)線(MISO)。當S3C2440A作為M aster時,SS信號
單片機與嵌入式系統(tǒng)應用 2010年11期2010-03-20
- 問題牽引的匯編語言教學實踐
詞:匯編語言;寄存器;思維能力;建構(gòu)主義中圖分類號:G642文獻標識碼:B1引言沒有問題就是最大的問題。沒有問題的安逸如同沒有引爆的地雷一樣危險。在滿堂灌輸、不與學生交流和溝通的教學模式下,學生只是被動的接收知識,其發(fā)現(xiàn)問題的能力、提出問題的勇氣、解決問題的追求、尋根問底的態(tài)度在悄無聲息的受到摧殘。久而久之,學生成為了一個無所思無所想的機械,失去了思維的活力、想象的活力、創(chuàng)造的活力。問題的提出是解決問題的開始。圍繞某一知識點提出一系列的問題,在師生互動中解
計算機教育 2009年18期2009-12-11