猝發(fā)式直擴系統(tǒng)偽碼同步技術(shù)的FPGA實現(xiàn)

張福洪，朱小輝，吳銘宇，易志強

(杭州電子科技大學(xué)通信工程學(xué)院，浙江杭州310018)

0 引言

在擴頻通信系統(tǒng)中，由于收發(fā)端時鐘漂移，電波傳輸時延，多徑效應(yīng)，多普勒效應(yīng)等因素的影響，使接收機不能確定接收擴頻序列的相位［1］。根據(jù)擴頻序列的相關(guān)特性，相位誤差的存在會造成系統(tǒng)處理增益的損失，從而限制了擴頻系統(tǒng)最大限度地發(fā)揮其應(yīng)有的抗干擾能力［2］。在短時猝發(fā)式擴頻通信系統(tǒng)中，為提高擴頻增益，猝發(fā)信號被高速長擴頻序列擴頻調(diào)制后，在極短時間內(nèi)以猝發(fā)形式被高速發(fā)送，對序列同步提出了更高的要求。本文根據(jù)猝發(fā)信號體制的特殊性，基于掃頻、數(shù)字匹配濾波器和數(shù)字延遲鎖定跟蹤環(huán)，提出了一種適用于長擴頻碼、大頻偏情況的直擴接收機偽碼同步方案，能夠在低信噪比條件下，實現(xiàn)擴頻序列同步。

1 偽碼同步方案分析

偽碼同步流程圖如圖1所示。偽碼同步包括偽碼捕獲和偽碼跟蹤。由于多普勒效應(yīng)對相關(guān)峰檢測的影響，偽碼捕獲必須伴隨頻率捕獲的完成而實現(xiàn)擴頻序列的粗同步;偽碼捕獲完成后，碼跟蹤則自動調(diào)整本地序列相位，使本地偽碼和接收信號的偽碼相位保持精確同步。

1.1 偽碼捕獲

高動態(tài)環(huán)境下，由于載波多普勒效應(yīng)的存在，實現(xiàn)偽碼捕獲需要在一個時域和頻域構(gòu)成的二維平面同時進行搜索。對多普勒效應(yīng)的搜索可以將頻率捕獲范圍分成多個區(qū)間串行或并行搜索完成;對碼相位的搜索可以利用偽碼的相關(guān)性通過相關(guān)運算完成碼元搜索。偽碼捕獲原理框圖如圖2所示，I路偽碼對I、Q兩路數(shù)據(jù)進行滑動相關(guān)解擴，匹配濾波器輸出的相關(guān)峰值為［2］:

圖1 偽碼同步流程圖

式中，Tc為碼片間隔，R(τ)為偽碼相關(guān)函數(shù)，Δf為頻差，N為擴頻碼長度。

為實現(xiàn)非相關(guān)解擴，本地偽碼與接收信號的碼相位必須小于一個碼片寬度，使相關(guān)峰檢測量高于碼捕獲判定閾值，以實現(xiàn)偽碼捕獲。由式1可知，相關(guān)峰檢測量對載波多普勒效應(yīng)敏感，當(dāng)頻偏增大時，相關(guān)峰值迅速減小;而當(dāng)頻偏值等于Rs/2(符號率)時，相關(guān)峰值僅下降3dB。由此可見，多普勒效應(yīng)在Rs/2以內(nèi)時［3］?？梢詽M足偽碼粗同步要求。對于頻偏的修正，主要通過掃頻加復(fù)FFT來完成［4］。掃頻完成后將頻偏限制在Rs/2以內(nèi)，然后啟動解擴，將I，Q路解擴數(shù)劇進行一次復(fù)FFT，完成將頻偏減小至幾百Hz。本方案中偽碼捕獲采用掃頻和數(shù)字匹配濾波器相結(jié)合的實現(xiàn)結(jié)構(gòu)［5］。掃頻在±30kHz的頻率捕獲范圍內(nèi)，采用第一輪粗掃，第二輪細(xì)掃的方法，取相關(guān)峰值最大時的頻點作為捕獲頻點，從而將頻差縮小到［－Rs/4，+Rs/4］范圍內(nèi)以完成頻率粗捕;后者則以靜止的本地偽碼作為匹配濾波器系數(shù)，接收信號依次滑過本地偽碼，每個時刻都產(chǎn)生一個相關(guān)值，當(dāng)兩個序列相位對齊時，相關(guān)值達到最大。若某時刻相關(guān)峰值大于預(yù)設(shè)捕獲門限，則表明此時偽碼捕獲成功，并記錄此時碼位置，開始解擴數(shù)據(jù)。匹配濾波器結(jié)構(gòu)如圖3所示。

1.2 偽碼跟蹤

偽碼捕獲完成后，本地偽碼和接收偽碼相位并未完全對齊而存在殘余相差，而且已同步偽碼也會因為噪聲污染、信道變化而出現(xiàn)相位抖動偏差。因此，擴頻系統(tǒng)為了確保偽碼同步保持，必須對偽碼鎖相跟蹤。本方案中偽碼跟蹤采用非相干雙ΔDLL跟蹤算法，偽碼跟蹤原理圖如圖4所示。在Costas環(huán)路中，數(shù)字下變頻器所產(chǎn)生的同相I、正交Q兩支路信號被送入DLL環(huán)路，分別和本地超前偽碼和滯后偽碼進行相關(guān)運算和數(shù)據(jù)累加。分別將兩路相關(guān)累加值進行平方和運算后再取其平方根運算，并得到超前累計值PE和滯后累計值PL。根據(jù)偽碼自相關(guān)特性，將超前PE、滯后PL兩支路相關(guān)特性相減，得到鑒相特性曲線如圖5所示，在－0.5～+0.5Tc之間鑒相特性具有較好的線性關(guān)系。實際信號接收中，為保證輸入功率變化時，誤差不受影響，采用L+E除L－E使其歸一化，使該歸一化值作為偽碼相位誤差信號輸入延遲鎖定環(huán)的鑒相器，并經(jīng)過環(huán)路濾波后控制本地偽碼時鐘，從而完成偽碼的精確跟蹤［6］。

非相干雙ΔDLL跟蹤算法鑒相函數(shù)為:

式中，IE，QE為接收信號與超前偽碼相關(guān)累加值，IL，QL為接收信號與滯后偽碼相關(guān)累加值，PE為超前累計值，PL為滯后累計值。

2 偽碼同步方案實現(xiàn)

系統(tǒng)采用DQPSK調(diào)制方式，頻率捕獲范圍為±30kHz，數(shù)據(jù)采用3幀間發(fā)方式，每幀長度為300個符號。硬件實現(xiàn)基于FPGA平臺，采用ALTERA公司StratixⅡ系列中的EP2S90F78014芯片，使用QuartusⅡ軟件設(shè)計實現(xiàn)，并通過EDA軟件SignalTap II工具實時捕獲和顯示實際信號，完成算法驗證。

如圖6所示，當(dāng)偽碼相關(guān)值較之前增大時，其值由quasipeak寄存。當(dāng)沒有信號進入時，quasipeak輸出值較小。未能達到次輪細(xì)掃的閾值要求，因此頻率控制字freq_mod_i修改本地NCO的頻率，以固定的頻率步進，不斷來回掃描首輪5個頻點。

圖6 掃頻過程

如圖7所示，當(dāng)有信號進入接收機時，quasipeak增大且達到次輪掃頻閥值，則進入次輪細(xì)掃。次輪掃頻完成后，freq_scan_complete置位，freq_mod_i此時保持5 125不變，以鎖定捕獲頻點，此時相關(guān)峰值quasipeak較前明顯增大。當(dāng)實時相關(guān)值達到偽碼捕獲閾值，即自相關(guān)最大值的0.75時，表明偽碼捕獲完成，同時捕獲標(biāo)志cap_peak_ok置位，并記錄此時偽碼相位，開始解擴數(shù)據(jù)。

圖7 偽碼捕獲過程

碼相位即使剛開始時是對齊的，但是隨著時間的推移，相位會逐漸產(chǎn)生偏差。如圖8所示，環(huán)路濾波器輸出的相位誤差值LoopErr呈現(xiàn)增大趨勢，表明接收信號和本地偽碼相位已經(jīng)產(chǎn)生了偏差。方案設(shè)定LoopErr大于閾值15 400時，Tap_ctrl置2，調(diào)整本地偽碼提前一個時鐘;當(dāng)LoopErr小于閾值－15 400時，Tap_ctrl置1，調(diào)整本地偽碼時鐘延遲一個時鐘。在LoopErr沒有達到相位調(diào)整的閾值前，Tap_ctrl一直為零，不進行碼相位調(diào)整。

圖8 偽碼相位調(diào)整前

在解擴模塊中，由于I，Q兩路信號中每個擴頻碼片被采樣了8次，所以本地產(chǎn)生的偽碼需要保持8個時鐘?？梢酝ㄟ^調(diào)整本地偽碼的保持時鐘數(shù)，來達到調(diào)整碼相位的作用。當(dāng)Tap_ctrl為2時，使本地偽碼保持計數(shù)器counter由正常的加1，變?yōu)?來達到本地偽碼提前一個時鐘的作用。當(dāng)Tap_ctrl為1時，使本地偽碼保持計數(shù)器counter由正常的加1，變?yōu)楸３之?dāng)前計數(shù)值來達到本地偽碼延時一個時鐘的作用［7］。如圖9所示，由于偽碼相差不斷增大，數(shù)據(jù)解擴值dataI_out下降到270 000左右。當(dāng)偽碼相位誤差LoopErr達到閾值15 400時，Tap_ctrl置2，調(diào)整本地偽碼提前一個時鐘。相位調(diào)整后發(fā)現(xiàn)，超前累計值PE變小，滯后累計值PL變大，值的變化趨勢與理論上一致，并且dataI_out增大到320 000左右，證明偽碼跟蹤環(huán)有效工作。對于LoopErr的閾值，需要結(jié)合實際情況進行設(shè)定，不同信道下，隨著時間的推移，相位偏差的快慢程度不一樣。

圖9 偽碼相位調(diào)整后

經(jīng)偽碼跟蹤后的I路解擴數(shù)據(jù)輸出如圖10所示。通過若干次偽碼相位調(diào)整，相位誤差始終在閾值上下抖動，并且3幀間發(fā)數(shù)據(jù)中導(dǎo)頻符號和有效數(shù)據(jù)在圖10中清晰可見，表明偽碼跟蹤正常，有效證明了偽碼同步方案的可靠性和可行性。

圖10 碼跟蹤全過程

3 結(jié)束語

本文結(jié)合猝發(fā)式直擴系統(tǒng)項目要求，利用掃頻、數(shù)字匹配濾波器和數(shù)字延遲鎖定環(huán)實現(xiàn)了大頻偏下偽碼的精確同步，捕獲時間較短。通過Verilog編程下載和利用EDA軟件SignalTap II工具實時捕獲和校驗數(shù)據(jù)，驗證了本文提出的偽碼同步算法方案的可行性。

［1］ 常娥.猝發(fā)性擴頻信號的同步技術(shù)研究［D］.大連:大連理工大學(xué)，2003.

［2］ 陳亮.便攜RAKE接收技術(shù)的研究及FPGA實現(xiàn)［D］.西安:西安電子科技大學(xué)，2006.

［3］ 夏滎.高動態(tài)直擴信號載波同步技術(shù)［D］.成都:電子科技大學(xué)，2008.

［4］ 王穎.數(shù)字通信系統(tǒng)中頻偏估計技術(shù)的研究［D］.南京:南京理工大學(xué)，2011.

［5］ Yen Nan-Yang，Su Szu-Lin.Robust Matched-Filter Acquisition for Direct-Sequence Ultra wideb and Systems［J］.IEEE Transactions On Vehicular Techology，2009.58(8):4 419 －4 425.

［6］ 張欣.擴頻通信數(shù)字基帶信號處理及VLSI實現(xiàn)［M］.北京:科學(xué)出版社，2004:216－224.

［7］ 孟明，許家棟，韋高.直擴系統(tǒng)偽碼捕獲和跟蹤的FPGA實現(xiàn)［J］.現(xiàn)代電子技術(shù)，2001.34(17):119－121.