集成參數(shù)測(cè)試儀

摘要:本系統(tǒng)采用輔助運(yùn)放測(cè)試法，對(duì)運(yùn)算放大器的各基本參數(shù)進(jìn)行精確測(cè)量，以單片機(jī)和FPGA為控制核心，通過對(duì)繼電器的控制，實(shí)現(xiàn)各處開關(guān)的通斷，從而以較為簡(jiǎn)單的電路實(shí)現(xiàn)多種參數(shù)測(cè)試，文章對(duì)該系統(tǒng)作簡(jiǎn)要分析。

關(guān)鍵詞:集成運(yùn)放參數(shù);輔助運(yùn)放;測(cè)試法

中圖分類號(hào):TP368.1 文獻(xiàn)標(biāo)識(shí)碼:A 文章編號(hào):1006-8937(2009)12-0106-01

1方案論證與比較

1.1集成運(yùn)放參數(shù)核心測(cè)量電路方案

由于放大器電參數(shù)種類很多，對(duì)不同的參數(shù)測(cè)試方法不一樣，主要分為:①定義法，即按照運(yùn)放各種參數(shù)定義將待測(cè)運(yùn)放接成共?；虿钅］斎敕绞絹?lái)測(cè)量。根據(jù)運(yùn)放定義電路，由各定義公式計(jì)算各值。②采用“被測(cè)器件-輔助運(yùn)放”模式，籍以構(gòu)成穩(wěn)定的負(fù)反饋網(wǎng)絡(luò)，將小電壓電流轉(zhuǎn)換為伏特級(jí)的大電壓進(jìn)行測(cè)試，根據(jù)定義法測(cè)量的精度高，但各種參數(shù)測(cè)試電路差別很大，不利實(shí)現(xiàn)自動(dòng)測(cè)量。而采用輔助進(jìn)行測(cè)試既符合GB3442-82標(biāo)準(zhǔn)測(cè)試原理又能實(shí)現(xiàn)自動(dòng)測(cè)試，故本設(shè)計(jì)采用方案二。

1.2信號(hào)源的設(shè)計(jì)方案

①根據(jù)直接數(shù)字頻率合成器(DDFS)基本原理，充分利用FPGA的內(nèi)部資源，在FPGA中設(shè)計(jì)一個(gè)DDS。DDS可以合成任意波形，且可以十分精確的控制相位，頻率。但是，由于受到DAC芯片轉(zhuǎn)換速率及后級(jí)運(yùn)放的限制，不適合于較高頻率段。②采用專門的DDS集成芯片。專用DDS集成芯片的功能較完善，尤其在頻率較高時(shí)，其性能大大優(yōu)于方案一獲得的波形。本系統(tǒng)設(shè)計(jì)能同時(shí)提供5 Hz和40 kHz 到4 MHz的信號(hào)，基于方案一和二各有優(yōu)點(diǎn)，系統(tǒng)采取兩方案綜合的方法，即5 Hz信號(hào)由FPGA經(jīng)D/A濾波來(lái)產(chǎn)生，40 kHz到4 MHz的信號(hào)由DDS集成芯片產(chǎn)生。DDS集成芯選用AD9851。

1.3測(cè)量參數(shù)切換的方案

①使用模擬開關(guān)CD4051或AD7501等選擇不同的元器件來(lái)實(shí)現(xiàn)測(cè)量某種參數(shù)所需的測(cè)量電路。但是模擬開關(guān)具有一定的導(dǎo)通電阻，測(cè)試微弱信號(hào)時(shí)必然導(dǎo)致很大誤差。②使用繼電器陣列。繼電器的導(dǎo)通電阻近似零歐，誤差相對(duì)而言要少很多?；谶@些，系統(tǒng)采用方案二，用繼電器作為切換單元。

2系統(tǒng)總體設(shè)計(jì)

由單片機(jī)控制繼電器陣列選擇測(cè)試運(yùn)放的不同參數(shù)，由DDS芯片及FPGA產(chǎn)生精度滿足系統(tǒng)的檢測(cè)信號(hào)對(duì)運(yùn)放進(jìn)行測(cè)量。其測(cè)試數(shù)據(jù)經(jīng)過適當(dāng)?shù)那袡n濾波、放大、檢波、采樣后交由單片機(jī)數(shù)據(jù)處理并顯示出來(lái)。

3理論分析及各功能模塊設(shè)計(jì)

3.1各參數(shù)定義及理論分析

3.2AD采樣模塊

測(cè)試輸入失調(diào)電壓和輸入失調(diào)電流時(shí)，電路輸出為直流信號(hào)，測(cè)試交流開環(huán)增益和共模抑制比時(shí)，電路輸出為交流信號(hào)，這些信號(hào)都必須先濾波再經(jīng)ADC采樣，ADC模塊系統(tǒng)采用了Maxim公司的12位A/D轉(zhuǎn)換器MAX197，它的輸入范圍軟件可調(diào)具有0～5 V，0～10 V，-55 V，-10～10 V四種模式，可以巡回測(cè)量。

3.3峰值檢波模塊

由于系統(tǒng)掃頻時(shí)限為10 s，峰值檢波的速度必須跟得上頻率步進(jìn)的速度，而檢波速度取決于充放電電容的取值，電容越小，越容易充電達(dá)到飽和，即檢波速度越快，通過實(shí)際測(cè)試選擇選用低漏電的0.1 uF的鉭電容，也可以并一個(gè)100K的電阻大大加快電容的放電，節(jié)省時(shí)間。

4系統(tǒng)軟件設(shè)計(jì)

本系統(tǒng)軟件部分由C51編寫，使用Keil C51編譯器。主要完成LCD的初始化，讀取鍵值，發(fā)送控制字及控制相關(guān)模塊正常進(jìn)行工作。

參考文獻(xiàn):

[1] 李朝青.單片機(jī)原理及接口技術(shù)[M].北京:航空航天大學(xué)出 版社，2005.