基于FPGA 的數(shù)字濾波器設(shè)計(jì)

周 鈞 樊 闖

（中車大連電力牽引研發(fā)中心有限公司，遼寧大連 116000）

0.引言

隨著國內(nèi)需求和科技發(fā)展，軌道交通進(jìn)入了高鐵時(shí)代，目前列車與基站之間無線通信需要靠無線基站通過載波進(jìn)行通訊，一般采用特定的頻段（2.4GHz）。載波在傳輸?shù)倪^程中容易受到干擾，比如噪聲干擾。為了實(shí)現(xiàn)通信需求，可在接收端設(shè)置數(shù)字濾波器，是一種可從受環(huán)境噪聲干擾的測試信號中分離出特定載波頻率信號的濾波器，可提取以參考頻率為中心的指定頻帶內(nèi)的信號，有效濾除所有其他頻率分量（噪聲信號），完成載波數(shù)據(jù)的通信信號通信，進(jìn)而實(shí)現(xiàn)更好的無線網(wǎng)絡(luò)通信[1]。

1.設(shè)計(jì)原理

本文設(shè)計(jì)的數(shù)字濾波器基于“通信信號是時(shí)間上相干的，而噪聲信號在時(shí)間上是不相干”的原理設(shè)計(jì)。已知通信信號的頻率，可生成具相同頻率的參考信號。將參考信號與測試信號（包含通信信號與噪聲信號）相乘，可將測試信號中的通信信號和噪聲信號相互分離，然后借助積分器消除噪聲來實(shí)現(xiàn)功能[2]，如圖1 所示。

圖1 數(shù)字濾波設(shè)計(jì)原理

將測試信號（messsignal）與參考信號（referencesignal）進(jìn)行相乘后，再積分運(yùn)算，去除時(shí)間無關(guān)的干擾信號，獲得帶正弦與余弦的表達(dá)式：

同理，同樣的模塊，獲得帶正弦的表達(dá)式：

通過三角函數(shù)定理：

實(shí)現(xiàn)通信信號未知參數(shù)A（振幅）的計(jì)算，完成提取以參考頻率為中心的指定頻帶內(nèi)的信號，有效濾除所有其他頻率分量，實(shí)現(xiàn)數(shù)字鎖相濾波。

2.開發(fā)環(huán)境概述

本文中環(huán)境由FPGA 開發(fā)板、示波器和信號發(fā)生器組成。Spartan 3E：XC35C500 芯片滿足需要的LUT 資源和I/O 資源，含一個(gè)LTC 1407A 模數(shù)轉(zhuǎn)換器和一個(gè)LCD 顯示器。示波器Tektronix TPS 2024：帶寬為200MHz，最高取樣速率：2.0GS/s，具有4 個(gè)通道。信號發(fā)生器HM-8030：頻率50MHz 至10MHz，具備高純度和幅度穩(wěn)定性。

3.基于FPGA 的數(shù)字濾波器設(shè)計(jì)

3.1 設(shè)計(jì)框架

FPGA 設(shè)計(jì)框架如圖2 所示。

圖2 FPGA設(shè)計(jì)框架

3.2 信號處理流程

如圖2 所示，測試信號（messsignal：VinA）和參考信號（referencesignal：VinB）被ADC 芯片采集轉(zhuǎn)化，這部分由ADC 芯片完成；接下來，轉(zhuǎn)化的數(shù)據(jù)進(jìn)入數(shù)據(jù)處理模塊（LIV）進(jìn)行信號分離濾波，分離信號三角函數(shù)計(jì)算，積分濾波和其他處理；之后將處理完成的結(jié)果發(fā)送到LCD 控制模塊，最終在屏幕上進(jìn)行結(jié)果打印[3]。

3.3 設(shè)計(jì)實(shí)現(xiàn)

本文設(shè)計(jì)根據(jù)在噪聲環(huán)境下的數(shù)字濾波需求，結(jié)合開發(fā)板資源，設(shè)定適當(dāng)?shù)牟蓸宇l率范圍和輸入波形，通過由頂層到底層的設(shè)計(jì)思維，進(jìn)行FPGA 的代碼編寫進(jìn)行代碼設(shè)計(jì)。

（1）根據(jù)濾波技術(shù)要求，確定濾波器類型、算法、系統(tǒng)精度誤差、采樣頻率、輸入數(shù)據(jù)長度和輸出數(shù)據(jù)顯示方式；（2）根據(jù)確定的技術(shù)參數(shù)設(shè)計(jì)頂層架構(gòu)和頂層邏輯結(jié)構(gòu)；（3）在頂層架構(gòu)里定義和描述全局代碼結(jié)構(gòu)，各子模塊之間的關(guān)系。信號輸入和屏幕輸出參數(shù)同樣在頂層定義；（4）頂層模塊之下，由模數(shù)轉(zhuǎn)換模塊，信號處理模塊，濾波模塊和LCD 顯示模塊這些二級模塊組成；（5）各二級模塊根據(jù)功能劃分，將各自功能用VHDL 進(jìn)行編碼設(shè)計(jì)。二級模塊經(jīng)過仿真實(shí)現(xiàn)，在頂層模塊進(jìn)行結(jié)合，實(shí)現(xiàn)一整套系統(tǒng)功能。

3.3.1 模數(shù)轉(zhuǎn)換設(shè)計(jì)

ADC 芯片將采集的模擬信號離散化為單個(gè)離散采樣值。再將采樣值轉(zhuǎn)為數(shù)字值，根據(jù)板卡搭載的ADC 芯片LTC 1407A，模擬信號被轉(zhuǎn)換為14 位的數(shù)字信號[4]。

3.3.2 信號分離設(shè)計(jì)

（1）參考信號作為已知的信號，進(jìn)行三角分解，分解成sin 向量和cos 向量；（2）將模數(shù)轉(zhuǎn)換后的測試信號和分解后的參考信號相乘，獲得第一混合信號，并分離第一混合信號中的噪聲；（3）根據(jù)已知的參考信號對第一混合信號進(jìn)行計(jì)算，獲得沒有噪聲的通信信號的sin 向量和cos 向量，即通信信號的sin 向量和cos 向量；（4）根據(jù)通信信號的sin 向量和cos 向量，計(jì)算測試信號不含噪聲的振幅、測試信號不含噪聲的初相。

3.3.3 濾波設(shè)計(jì)

本文中的低通濾波器為有限沖擊響應(yīng)濾波器（FIR），積分運(yùn)算通過該低通濾波器進(jìn)行實(shí)現(xiàn)，經(jīng)過低通濾波器后，噪聲信號將被過濾掉，通信信號將被保留并輸出。

3.4 simulation 仿真

本文設(shè)計(jì)需要實(shí)現(xiàn)模數(shù)轉(zhuǎn)換，所以simulation 仿真內(nèi)容只能實(shí)現(xiàn)到靜態(tài)時(shí)序分析上，通過testbench 產(chǎn)生數(shù)字激勵(lì)并通過ISE14.7 自帶的仿真軟件進(jìn)行仿真。

3.5 硬件協(xié)同仿真

硬件協(xié)同仿真即半實(shí)物仿真，本文設(shè)計(jì)中將編碼完成的“.bit”工程文件下載到開發(fā)板中進(jìn)行仿真。本文用信號發(fā)生器生成兩路模擬信號，A 路測試信號，B 路參考信號，A 路上加載干擾信號（噪聲信號）。兩路輸出信號鏈接至ADC 芯片上，信號通過ADC 芯片后離散為數(shù)字信號，進(jìn)入系統(tǒng)進(jìn)行分離、濾波，最終的結(jié)果將顯示在LCD 屏幕上。

4.測試驗(yàn)證

驗(yàn)證數(shù)字濾波器除噪功能，測試是唯一的標(biāo)準(zhǔn)，因?yàn)閟imulation 仿真產(chǎn)生的模擬信號可以非常接近，但是始終無法完全代替真實(shí)的模擬信號。本文設(shè)計(jì)測試時(shí)，對不同的頻率和振幅進(jìn)行了測試，并對實(shí)驗(yàn)結(jié)果進(jìn)行描述。

4.1 測試

通過采樣和邏輯運(yùn)算后，在LCD 屏幕上將打印3 個(gè)信息：S：帶正弦（sin）的表達(dá)式，C：帶余弦（cos）的表達(dá)式和A：振幅（amplitude）。如圖3 所示，測試1通信信號振幅為1V（峰-峰值2V）。FPGA 處理后的數(shù)據(jù)比較精確地將振幅鎖定在1V（正負(fù)3.5%）；同理，測試2 通信信號振幅為0.72V（峰-峰值1.44V）。處理后的數(shù)據(jù)的振幅鎖定在0.72V（正負(fù)1%）。

圖3 測試驗(yàn)證

4.2 測試列表

將不同頻率和振幅的測試數(shù)據(jù)進(jìn)行匯總，得到的匯總表格如表1 所示。

表1 測試數(shù)據(jù)匯總

可以發(fā)現(xiàn)FPGA 處理后的數(shù)據(jù)比較精確和穩(wěn)定，誤差范圍可控。證明了在噪聲環(huán)境中通過噪聲信號非時(shí)間相干特性原理設(shè)計(jì)的數(shù)字濾波器，可以較好地獲取通信信號。

5.結(jié)語

本文介紹了基于FPGA 的數(shù)字濾波器的原理，系統(tǒng)結(jié)構(gòu)，以及核心算法模塊結(jié)構(gòu)。在VHDL 語言環(huán)境下創(chuàng)建系統(tǒng)仿真模型，并在實(shí)驗(yàn)室環(huán)境中通過在FPGA 硬件板卡上進(jìn)行硬件協(xié)同仿真測試。硬件協(xié)同仿真測試結(jié)果表明，該數(shù)字濾波器的性能滿足從復(fù)雜環(huán)境中過濾干擾信號的濾波設(shè)計(jì)技術(shù)要求。在信號處理單元中，通常需要利用濾波器對電網(wǎng)電壓信號進(jìn)行采樣濾波，采用上述模型進(jìn)行數(shù)字波器設(shè)計(jì)，可以實(shí)現(xiàn)良好的消除噪聲特性。