《可編程邏輯器件與應用》課程教學探索

【摘要】 可編程邏輯器件具有集成度高、配置靈活方便等優(yōu)點，可廣泛用于通信系統(tǒng)、專用集成電路設(shè)計及數(shù)字電路實驗中?！犊删幊踢壿嬈骷c應用》重點介紹可編程邏輯器件的原理、特點及其應用，是通信、電子、自動化等專業(yè)的核心課程?；诖?，本文對《可編程邏輯器件與應用》課程教學進行探索。

【關(guān)鍵詞】 可編程邏輯器件 教學軟件 課程探索

隨著集成電路技術(shù)向深亞微米技術(shù)的發(fā)展及電子設(shè)計自動化（EDA）技術(shù)的日趨成熟，可編程邏輯器件（Programmable Logic Device， PLD）的應用越來越廣泛，它與微處理器、數(shù)字信號處理單元、模數(shù)轉(zhuǎn)換器、數(shù)模轉(zhuǎn)換器、存儲器（RAM和ROM）等器件的功能界限已日趨模糊。特別是軟核、硬核、固核等產(chǎn)業(yè)的迅速發(fā)展，集成各種信號處理單元、存儲器的PLD器件與片上系統(tǒng)（SOC）已經(jīng)商用，PLD越來越受到業(yè)內(nèi)人士的關(guān)注。作為通信、電子、自動化類專業(yè)課的《可編程邏輯器件與應用》， 其主要內(nèi)容包括可編程邏輯器件的原理與應用， 主要目的是讓學生掌握基于PLD數(shù)字系統(tǒng)設(shè)計基本思想及設(shè)計方法 ， 包括CPLD/FPGA器件的基本原理、基于FPGA的數(shù)字系統(tǒng)設(shè)計法 、相關(guān)EDA設(shè)計軟件的使用方法及HDL設(shè)計語言等， 通過理論教學和實驗教學相結(jié)合，使學生掌握采用硬件描述語言設(shè)計開發(fā)常用的數(shù)字電路的能力，增強對數(shù)字電路的理解，提高學生解決問題的能力[1]。但目前《可編程邏輯器件與應用》在教學過程中還面臨較多問題。在此背景下，我們對《可編程邏輯器件與應用》課程進行教學探索。

一、教學內(nèi)容設(shè)置

教學中以J. O. Hamblen等人編著的《Rapid Prototyping of Digital Systems （SOPC Edition）》的教材為主，并輔以夏宇聞編著的《Verilog數(shù)字系統(tǒng)設(shè)計教程》教材為輔，對教學內(nèi)容進行講授，主要包括可編程邏輯器件的介紹、FPGA開發(fā)板簡介、Quartus II軟件使用、Verilog語言講授、按鍵檢測、計數(shù)器及其LED顯示、通過SPI接口完成DAC配置、DDS的FPGA實現(xiàn)、SoPC簡介及Nois II軟件的使用、Nois II軟核的應用等內(nèi)容，從理論到實驗，并進行與課堂教學相關(guān)實驗內(nèi)容的上機操作，使學生掌握可編程邏輯器件設(shè)計的基本理念、設(shè)計流程。

二、教學中存在的問題

1. 在理論教學方面，僅使用PPT教學課程對對相應的程序范例進行講授，教學方法和教學手段相對單一[2-3]，學生較難參與到教學過程中；同時程序范例較為生澀，缺少對程序范例的運行效果的演示，使教學效果大打折扣。這種常規(guī)教學方法費時費力，較為刻板，學生難以理解相關(guān)教學內(nèi)容，不利于學生動手能力的培養(yǎng)，更不利于學生實踐創(chuàng)新能力的培養(yǎng)。

2. 在實驗上機方面，大部分學生可根據(jù)實驗流程指導完成基礎(chǔ)實驗中的程序編寫、調(diào)試及驗證；但在后續(xù)的綜合性實驗中，需要將前期基礎(chǔ)實驗進行整合并做適當修改、優(yōu)化才可完成。在這種綜合性實驗中，暴露了學生對于硬件描述語言的語法掌握的還不夠熟練，對于可綜合與不可綜合語句的概念理解不夠深入，習慣用軟件的編程思想進行硬件設(shè)計；同時，對于系統(tǒng)間各模塊電路的接口連接關(guān)系的認識也比較欠缺。

3. 在實驗上機小測試中，發(fā)現(xiàn)部分學生對EDA軟件的基本設(shè)計流程還不熟悉，知識的靈活應用能力較差。測試中所涉及的題目只是平時上機實驗中的小變動，但部分學生感覺無從下手，無法完成題目規(guī)定內(nèi)容。

三、教學方法改革

為了改善教學效果，必須對傳統(tǒng)的理論實驗教學手段和教學方法進行改進。

1. 將理論教學與實驗教學相結(jié)合，使理論教學與實驗教學相融合，激發(fā)學生的興趣，培養(yǎng)學生動手能力。在教學過程中不僅采用PPT加板書的方式進行教學，同時輔以視頻，對可編程邏輯器件的應用案例進行生動的演示，激發(fā)學生的興趣；同時在程序范例教學過程中，不是簡單、生澀的對程序功能進行講解，而是增加實際操作，包括建立工程、Verilog程序代碼輸入、編譯、仿真、Debug等操作，讓學生直觀理解FPGA的設(shè)計流程；同時，通過這種基本設(shè)計流程的重復演示，有利于提升學生的EDA設(shè)計軟件的熟練掌握程度。

2. 教學實驗內(nèi)容循序漸近，相互銜接。在教學內(nèi)容安排上，首先對PLD進行介紹，并對實驗上機所用的FPGA開發(fā)板進行介紹，然后講解EDA軟件的基本設(shè)計流程，并通過簡單的組合邏輯電路進行演示；在此基礎(chǔ)上，逐步講解Verilog的基本語法，從組合邏輯電路講解到時序電路，再到狀態(tài)機的設(shè)計以及測試平臺的搭建等，并輔以對應的實驗內(nèi)容，使學生掌握基于Verilog語言的FPGA設(shè)計流程。

3. 改進上機實驗，為學生安排基本實驗和提高實驗?；緦嶒炗糜谥笇W生使用相關(guān)EDA軟件及范例程序的調(diào)試驗證方法，提高實驗用于培養(yǎng)學生的靈活運用知識的能力。通過基本實驗的上機操作，使學生掌握基本數(shù)字功能電路的設(shè)計理念、FPGA的基本設(shè)計流程以及電路調(diào)試、仿真等電路設(shè)計技能；通過提高實驗，促進學生實踐創(chuàng)新能力的培養(yǎng)，增加學生知識靈活運用的能力，使學生對數(shù)字系統(tǒng)的設(shè)計有基本認識，培養(yǎng)學生復雜問題的解決能力。

結(jié)語

《可編程邏輯器件與應用》是一門理論和實驗并重的課程，只有通過實驗、實踐才能強化理論教學效果，提升學生的實驗操作能力及創(chuàng)新實踐能力。通過改進教學安排以及為學生提供大量的實踐動手機會，是提高實驗教學質(zhì)量的有效途徑。

參考文獻

[1] 湯勇明，鄭姚生，吳忠，等. “可編程邏輯器件的基礎(chǔ)與應用”課程建設(shè)與教學實踐[J]. 電氣電子教學學報， 2007，29，（2）.

[2] 楊傳燕， 馬冬梅， 黨曉圓. 《可編程邏輯器件設(shè)計》實踐教學改革的探索[J]. 教育， 2015，（13）.

[3] 陳力穎. 《大規(guī)?？删幊踢壿嬈骷O(shè)計》課程的實驗教學改革探索[J]. 考試周刊，2013，（47）.