卡諾圖在邏輯電路分析與設(shè)計(jì)中的巧用

王長(zhǎng)江

（四川職業(yè)技術(shù)學(xué)院，四川 遂寧 629000）

卡諾圖在邏輯電路分析與設(shè)計(jì)中的巧用

王長(zhǎng)江

（四川職業(yè)技術(shù)學(xué)院，四川 遂寧 629000）

卡諾圖的用途不只限于用來化簡(jiǎn)邏輯函數(shù)，事實(shí)上，在邏輯電路的分析和設(shè)計(jì)中，只要靈活運(yùn)用卡諾圖，可以使分析和設(shè)計(jì)過程大大地簡(jiǎn)化，使復(fù)雜問題的解決變得簡(jiǎn)潔直觀.

卡諾圖；邏輯電路；靈活應(yīng)用

1 引言

卡諾圖是由美國(guó)工程師卡諾首先提出的，是按照相鄰性規(guī)則（邏輯相鄰的最小項(xiàng)也幾何相鄰）排列而成的最小項(xiàng)方格圖，最小項(xiàng)是組成卡諾圖的基本單元，卡諾圖中每個(gè)小方格對(duì)應(yīng)一個(gè)最小項(xiàng).卡諾圖的基本應(yīng)用是用來化簡(jiǎn)邏輯函數(shù)，在邏輯電路的分析和設(shè)計(jì)中，只要靈活運(yùn)用卡諾圖，不但可以使分析和設(shè)計(jì)過程大大地簡(jiǎn)化，而且使復(fù)雜問題的解決變得簡(jiǎn)潔直觀.下面通過幾個(gè)典型案例，說明卡諾圖的靈活運(yùn)用.

2 利用卡諾圖判斷和消除組合電路的競(jìng)爭(zhēng)冒險(xiǎn)

在組合電路中，輸入信號(hào)通過不同的門電路存在不同的傳輸延遲時(shí)間，使得在電路輸出端可能出現(xiàn)穩(wěn)態(tài)輸出邏輯關(guān)系受到短暫破壞的尖峰脈沖的現(xiàn)象，稱為組合電路競(jìng)爭(zhēng)冒險(xiǎn).因此，在組合邏輯電路設(shè)計(jì)時(shí)，判斷和消除競(jìng)爭(zhēng)冒險(xiǎn)就顯得非常重要，卡諾圖法是最簡(jiǎn)便和最直觀的方法.

判斷方法：凡是卡諾圖中存在相切而不相交的卡諾圈，則該邏輯電路存在著競(jìng)爭(zhēng)冒險(xiǎn)，所謂卡諾圈相切是指兩個(gè)卡諾圈之間存在不被同一卡諾圈包含的相鄰最小項(xiàng).

消除方法：消除卡諾圖中相切的卡諾圈，破壞卡諾圈的單獨(dú)相切性.具體做法是加上一個(gè)與兩相切卡諾圈相交的一個(gè)卡諾圈.

例如，在圖1所示的卡諾圖中，因兩個(gè)卡諾圈（實(shí)線圈）相切，故邏輯函數(shù)Y=C+AB存在競(jìng)爭(zhēng)冒險(xiǎn)，若在卡諾圖中，增加一個(gè)卡諾圈（虛線圈）破壞其相切性，即增加一個(gè)冗余項(xiàng)BC，便消除了競(jìng)爭(zhēng)冒險(xiǎn)，這時(shí)邏輯函數(shù)表達(dá)式為Y=C+AB+BC.

圖1 存在競(jìng)爭(zhēng)冒險(xiǎn)卡諾圖

3 利用卡諾圖設(shè)計(jì)組合邏輯電路

用中規(guī)模集成數(shù)據(jù)選擇器設(shè)計(jì)組合邏輯電路時(shí)，傳統(tǒng)的代數(shù)法需要對(duì)邏輯函數(shù)進(jìn)行變換或?qū)壿嫳磉_(dá)式進(jìn)行類比，因此，需要嫻熟的表達(dá)式變換技巧，過程繁瑣，且不直觀，容易出錯(cuò).如果采用卡諾圖法，方法直觀且容易掌握，從而使電路設(shè)計(jì)過程變得簡(jiǎn)單，直觀簡(jiǎn)潔.

例如，用八選一數(shù)據(jù)選擇器CT74L S151設(shè)計(jì)一個(gè)實(shí)現(xiàn)邏輯函數(shù)Y=AB+AC+BC的組合電路.用卡諾圖法設(shè)計(jì)過程如下：

（1）畫出邏輯函數(shù)Y和數(shù)據(jù)選擇器輸出Y′的卡諾圖.Y的卡諾圖如圖2所示，Y′的卡諾圖如圖3所示.

圖2 Y的卡諾圖

圖3 Y′的卡諾圖

（2）比較Y和Y′的卡諾圖.設(shè)Y=Y′，A=A2，B= A1，C=A0，比較兩張卡諾圖后不難得到：D0=D1=D2= D4=0，D3=D5=D6=D7=1.

（3）畫出邏輯電路圖。設(shè)計(jì)的組合電路如圖4所示.

圖4 實(shí)現(xiàn)Y=AB+AC+BC的組合電路

4 利用卡諾圖分析時(shí)序邏輯電路

對(duì)于時(shí)序邏輯電路的分析，其傳統(tǒng)作法是：寫方程式→列狀態(tài)轉(zhuǎn)換表→畫狀態(tài)轉(zhuǎn)換圖或時(shí)序圖→說明電路邏輯功能.這種方法，需要進(jìn)行狀態(tài)計(jì)算，容易出錯(cuò).基于次態(tài)卡諾圖分析法，簡(jiǎn)潔明了，避免了繁瑣復(fù)雜的運(yùn)算，從而大大簡(jiǎn)化了分析過程.

例如，對(duì)于如圖5所示的時(shí)序邏輯電路的邏輯功能，采用次態(tài)卡諾圖分析思路如下：

圖5 時(shí)序邏輯電路

（1）寫方程式

（2）作次態(tài)卡諾圖

圖6 次態(tài)卡諾圖

（3）作狀態(tài)轉(zhuǎn)換圖

圖7 狀態(tài)轉(zhuǎn)換圖

（4）分析邏輯功能

由圖7所示的狀態(tài)轉(zhuǎn)換圖可以看出，該電路是一個(gè)可自啟動(dòng)的同步五進(jìn)制計(jì)數(shù)器.

5 結(jié)束語

通過以上案例分析可以看出，卡諾圖的用途不只限于用來化簡(jiǎn)邏輯函數(shù)，在邏輯電路的分析和設(shè)計(jì)中占有重要的地位，因此，在教學(xué)過程中，要打破傳統(tǒng)方法束縛，巧妙應(yīng)用卡諾圖，會(huì)收到意想不到的教學(xué)效果，從而提高學(xué)生的學(xué)習(xí)興趣，激發(fā)電子設(shè)計(jì)愛好者的設(shè)計(jì)靈感.

[1]楊志忠.數(shù)字電子技術(shù)基礎(chǔ)（第2版）[M].北京：高等教育出版社，2010.

[2]鄧木森.數(shù)字電子電路分析與應(yīng)用[M].北京：高等教育出版社，2008.

[3]羅杰.電子線路設(shè)計(jì)·實(shí)驗(yàn)·測(cè)試（第4版）[M].北京：電子工業(yè)出版社，2008.

The Flexible Application of Karnaugh Map in Logical Circuit Analysis and Design

WANG Changjiang
（Sichuan Vocational and Technical college，Suining Sichuan 629000)

Karnaugh map is not only used to simplify logic functions, in fact, the flexible use Karnaugh map in logic circuit analysis and design can greatly simplify the analysis and design process, and make complex problems become simple and intuitive.

Karnaugh Map；Logical Circuit；Flexible Application

TN702

A

1672-2094(2014)01-0151-03

責(zé)任編輯：張隆輝

2013－10－01

王長(zhǎng)江（1965-），男，四川渠縣人，四川職業(yè)技術(shù)學(xué)院電子電氣工程系副教授.