基于CPLD與單片機技術(shù)設(shè)計的DDS頻率合成器電路

【摘要】利用高集成度的CPLD器件和方便靈活的單片機控制電路設(shè)計的DDS頻率合成器電路克服了傳統(tǒng)頻率合成技術(shù)的不足，具有高速頻率切換、高頻率穩(wěn)定度、相位變化連續(xù)的優(yōu)點，廣泛應(yīng)用于廣播通信領(lǐng)域。

【關(guān)鍵詞】DDS工作原理；系統(tǒng)設(shè)計與實現(xiàn)

一、DDS的基本工作原理

DDS的基本原理是通過定量采樣，查表的方式產(chǎn)生波形。實質(zhì)為通過系統(tǒng)時鐘（參考頻率）進行對相位的間隔可控采樣。DDS電路由數(shù)控振蕩器、數(shù)/模數(shù)轉(zhuǎn)換器和低通濾波器3個部分構(gòu)成。其中數(shù)控振蕩器由相位累加器和查詢ROM構(gòu)成，N位加法器和N位累加寄存器級聯(lián)構(gòu)成相位累加器。相位累加器輸出的數(shù)據(jù)被用作查詢ROM（波形存儲器）的相位取樣地址，經(jīng)查詢表ROM（波形存儲器）可得出波形抽樣值，進行相位到幅度的轉(zhuǎn)換，之后數(shù)模轉(zhuǎn)換器將波形的數(shù)字量幅度轉(zhuǎn)化為模擬量的頻率。低通濾波器濾除不需要的高次取樣諧波分量，得到頻譜純凈的波形信號。DDS工作原理框圖如圖1所示：

圖1 DDS工作基本原理

每個參考時鐘周期fc到來后，控制字K在相位累加器內(nèi)與N位累加寄存器的參考頻率相位相加，相加結(jié)果的高M位作為ROM查詢表的地址，低N位作為反饋值與下一個時鐘周期fc到來后的控制字K相加。每個時鐘周期fc到來后頻率控制字K被累加一次，合成信號的相位就是相位累加器輸出的數(shù)據(jù)，通過改變相位控制字K，就可以得到輸出頻率fout，頻率控制字K和輸出頻率fout關(guān)系為：

fout=Kfc/2N，其中N作為相位累加器的位數(shù)，fc為相位累加器的時鐘頻率。

二、系統(tǒng)的設(shè)計

整個系統(tǒng)電路由單片機控制部分、DDS通道電路部分、信號波形緩沖調(diào)整部分組成。電路框圖如圖2所示：

圖2 系統(tǒng)設(shè)計框圖

電路設(shè)計采用AT89C2051單片機作為控制器電路，AT89C2051本身帶有2K字節(jié)的可編程可擦除EPROM存儲器，用于存儲數(shù)據(jù)和指令程序。由單片機、驅(qū)動放大電路74HC245和8位撥碼開關(guān)組成頻率控制電路。通過撥碼開關(guān)的通斷5V上拉電阻來確定頻率控制字的數(shù)碼，系統(tǒng)采用中斷查詢的方式接收通過撥碼開關(guān)輸入的頻率預(yù)置數(shù)值。AT89C2051單片機根據(jù)撥碼開關(guān)預(yù)置數(shù)來計算需要輸出的頻率控制字，當單片機AT89C205上電后將產(chǎn)生新的DDS控制字信號。使用8MHZ晶體作為單片機AT89C2051的工作時鐘頻率。

CPLD器件為ALTERA公司的FLEX10K系列器件，實現(xiàn)DDS通道電路的相位累加器、數(shù)據(jù)總線控制和地址總線控制。地址總線控制和數(shù)據(jù)總線控制根據(jù)系統(tǒng)工作狀態(tài)的不同，對系統(tǒng)的地址總線、數(shù)據(jù)總線以及控制線進行切換。DDS通道電路的信號合成由相位累加器、地址總線控制器、數(shù)據(jù)總線控制器與AT89C2051單片機中的EEPROM組成。作為DDS通道電路系統(tǒng)運轉(zhuǎn)關(guān)鍵的相位累加器的設(shè)計優(yōu)異決定了整個系統(tǒng)功能實現(xiàn)的好壞，相位累加器是一個具有反饋功能的32位加法器，加法器使用流水線技術(shù)實現(xiàn)，將輸出數(shù)據(jù)和單片機送來的頻率控制字進行連續(xù)相加，輸出32位有規(guī)律的相位地址碼。為了保證系統(tǒng)的高速運行，降低存儲器之間的傳輸時延，在組合邏輯之間設(shè)計加入了觸發(fā)器。32位相位加法器設(shè)計原理如圖3所示：

圖3 加法器設(shè)計原理

輸出信號調(diào)整電路由數(shù)/模轉(zhuǎn)換器、緩沖放大器和濾波器構(gòu)成。數(shù)/模轉(zhuǎn)換器采用AD公司的12位輸入的AD9713，緩沖放大電路采用LM5111。輸出信號調(diào)整電路為電流反饋的放大電路，數(shù)/模轉(zhuǎn)換器輸出的電流轉(zhuǎn)化為電壓，通過運算放大器的反饋電阻RF的電流決定LM5111輸出的電壓幅度，經(jīng)LM5111整形和低通濾波器濾波后后輸出約5V左右的方波信號。

三、系統(tǒng)加載實現(xiàn)

單片機上電自檢結(jié)束后，進行系統(tǒng)的參考波形數(shù)據(jù)加載。數(shù)據(jù)總線和地址總線將控制權(quán)交給單片機，單片機的EEPROM處于“寫”狀態(tài)，幾毫秒后將參考波形頻率數(shù)據(jù)fc寫入EEPROM，隨著加載波形數(shù)據(jù)結(jié)束，系統(tǒng)進入信號頻率合成。單片機將查詢到的頻率預(yù)置值計算成頻率控制字，然后送入相位累加器。每一個時鐘周期fc到來后在相位累加器中進行相位累加，每次累加后作為地址去尋址查表ROM，直至讀出與復(fù)合地址要求對應(yīng)的波形幅度后，將相位信號依次送至輸出調(diào)整電路。

四、結(jié)束語

采用單片機和CPLD器件結(jié)合的方法來設(shè)計DDS頻率合成技術(shù)比傳統(tǒng)的合成方式顯著地提高了系統(tǒng)性能，同時由于該方式具有很大的靈活性，方便的人機對話功能，可以方便的滿足不同用戶的需要，因此采用這種合成方式將會有很好的應(yīng)用開發(fā)前景。同時，我們也應(yīng)該注意到由于DDS數(shù)字直接合成的固有特點，導(dǎo)致輸出信號頻譜雜散較大，隨著合成信號的輸出頻率升高，雜散表現(xiàn)得越大，進而限制了輸出信號的頻率范圍。因此，我們在設(shè)計過程中應(yīng)盡量減小能夠引起雜散的各種因素，采用能夠有效降低輸出雜散的技術(shù)，從而使開發(fā)出的DDS系統(tǒng)性能更加優(yōu)良。