FM IBOC數(shù)字廣播系統(tǒng)中交織器的FPGA實(shí)現(xiàn)

薛騰，萬(wàn)欣，倪暄，王威

(1.中國(guó)傳媒大學(xué)信息工程學(xué)院，北京100024;2.中國(guó)傳媒大學(xué)廣播電視數(shù)字化工程中心，北京100024)

1 引言

帶內(nèi)同頻IBOC(In Band On Channel)數(shù)字廣播標(biāo)準(zhǔn)是美國(guó)基于高清晰無(wú)線電系統(tǒng)的數(shù)字AM、FM廣播技術(shù)標(biāo)準(zhǔn)［1］。IBOC最大的優(yōu)點(diǎn)在于無(wú)需新的頻率分配，允許廣播信號(hào)由模擬信號(hào)向數(shù)字信號(hào)過(guò)渡，它在不影響現(xiàn)有模擬廣播的前提下，通過(guò)現(xiàn)有模擬廣播的頻譜提供高清晰度的數(shù)字聲音廣播與數(shù)據(jù)業(yè)務(wù)。這樣就可以實(shí)現(xiàn)在使用數(shù)字信號(hào)時(shí)不需大量更換設(shè)備，對(duì)原來(lái)的模擬信號(hào)進(jìn)行兼容。FM IBOC是在1992年的國(guó)際會(huì)議上，以IBOC(In Band on Channel-帶內(nèi)同頻道)的名稱公諸于世的，現(xiàn)在已有多個(gè)國(guó)家和地區(qū)使用［2］。

IBOC系統(tǒng)中的多數(shù)模塊都容易實(shí)現(xiàn)，只是交織器部分比較難，主要原因是，數(shù)學(xué)公式較多，不易用數(shù)字芯片直接實(shí)現(xiàn)，其次交織數(shù)據(jù)量太大，每一幀發(fā)射數(shù)據(jù)量多達(dá)368640bit［3］，實(shí)現(xiàn)這個(gè)系統(tǒng)要考慮內(nèi)存，處理速度，時(shí)延［4］等一系列問(wèn)題。本論文對(duì)其中最典型的模塊(MP1、MP2、MP3 和 MP11［5］的 PM交織器)進(jìn)行分析。

由于在FM IBOC(In Band On Channel)數(shù)字廣播系統(tǒng)的交織器的參數(shù)有規(guī)律性，利用這些這種規(guī)律，不再直接用數(shù)字芯片實(shí)現(xiàn)系統(tǒng)中的數(shù)學(xué)公式，而是用數(shù)字芯片去實(shí)現(xiàn)仿真后的有規(guī)律的數(shù)據(jù)，這樣將大大降低設(shè)計(jì)交織器的難度。

2 FM IBOC系統(tǒng)交織器的參數(shù)計(jì)算

交織器Ⅰ:

間隔的計(jì)算:

數(shù)據(jù)塊的計(jì)算:

如果M=1:

如果M=2或者4:

行和列的計(jì)算:

其中

交織器II:

間隔的計(jì)算:

塊的計(jì)算:

行和列的計(jì)算:

3 仿真結(jié)果及硬件實(shí)現(xiàn)分析

該交織方式使用交織器Ⅰ和交織器Ⅱ［6］，利用交織器I對(duì)P1G信號(hào)交織處理，經(jīng)過(guò)仿真得知:P1G一幀數(shù)據(jù)365440bit被分配到320個(gè)數(shù)據(jù)塊中，每個(gè)數(shù)據(jù)塊有1142bit，而每個(gè)數(shù)據(jù)塊能存儲(chǔ)1152bit，剩余的10個(gè)數(shù)據(jù)由PIDSG進(jìn)行填充，320個(gè)數(shù)據(jù)塊一共剩余了3200個(gè)未填單元，恰好被16個(gè)每一幀為200bit的PIDSG信號(hào)填充。下面是詳細(xì)交織過(guò)程:

對(duì)于P1G:

A、20個(gè)數(shù)據(jù)一組分別分配到每一個(gè)間隔指定的數(shù)據(jù)塊中的第0行第0列。

B、下一組的20個(gè)數(shù)據(jù)像A一樣，分配到每一個(gè)間隔的下一個(gè)數(shù)據(jù)塊中的第0行第0列(間隔不變、數(shù)據(jù)塊序號(hào)加1，行、列不變)。

C、經(jīng)過(guò)16次數(shù)據(jù)分配，則每一個(gè)間隔中的所有數(shù)據(jù)塊都循環(huán)一遍，都存儲(chǔ)在每一個(gè)數(shù)據(jù)塊中的第0行第0列。一共存儲(chǔ)了320個(gè)數(shù)據(jù)。隨后320個(gè)數(shù)據(jù)存儲(chǔ)時(shí):(行+11)%32，(列+11)%36，一共循環(huán)了288次，交織處理了92160個(gè)數(shù)據(jù)。

D、經(jīng)過(guò)288次(A、B、C)循環(huán)，每一個(gè)數(shù)據(jù)塊中都存儲(chǔ)288個(gè)數(shù)據(jù)，此時(shí)(間隔10、塊6，行0、列0)地址循環(huán)到了初始值，尋址不加修改，第 2組92160bit將會(huì)覆蓋前面的92160bit，這是不應(yīng)該的，由于在每個(gè)塊中有32行36列，列多4，所以間隔、數(shù)據(jù)塊、行不變，列+1。

E、又經(jīng)過(guò)288次循環(huán)，存儲(chǔ)92160bit，初始列地址再加1，一共修改了4次，最后一次循環(huán)了278次，存儲(chǔ)了88960bit，此時(shí)，P1G的365 440bit存儲(chǔ)完畢，每個(gè)數(shù)據(jù)塊中存儲(chǔ)了1142bit，但是一個(gè)塊容量是32*36=1152個(gè)數(shù)據(jù)，剩余的10bit用來(lái)存儲(chǔ)PIDSG信號(hào)。

對(duì)于PIDSG:

A、每一幀共有3200bit，20bit一組，先存儲(chǔ)在每一個(gè)間隔第0塊中的指定位置。

B、下一組數(shù)據(jù)(20個(gè))存儲(chǔ)在每一個(gè)間隔第0塊中的下一個(gè)指定位置。一共循環(huán)了10次，存儲(chǔ)了200bit。

C、像前面320bit數(shù)據(jù)存儲(chǔ)方法一樣，只是塊地址加1。經(jīng)過(guò)16次循環(huán)，一共存儲(chǔ)3200bit，每個(gè)數(shù)據(jù)塊中都有10bit，不同數(shù)據(jù)塊中的數(shù)據(jù)存儲(chǔ)的行列地址是相同的。這樣3200個(gè)數(shù)據(jù)存儲(chǔ)完畢。

所有P1G信號(hào)存儲(chǔ)完畢后，剩余的由PIDSG中的10bit進(jìn)行填充，依次填充(18，1)、(29，12)、(8，23)、(19，34)、(30，9)、(9，20)、(20，31)、(31，6)、(10，17)、(21，28)。到此，交織完畢，PM 矩陣已被填充滿，可以做下一步的子載波映射。

4 應(yīng)用硬件對(duì)FM IBOC系統(tǒng)的交織器進(jìn)行設(shè)計(jì)

有了以上的仿真結(jié)果，就可以把數(shù)學(xué)公式的直接硬件實(shí)現(xiàn)改為對(duì)數(shù)學(xué)仿真結(jié)果的實(shí)現(xiàn)，對(duì)于實(shí)現(xiàn)除法、乘法、求余公式比較難的FPGA芯片［7］來(lái)說(shuō)，這樣更容易實(shí)現(xiàn)。

對(duì)于硬件實(shí)現(xiàn)，采用的是altera公司的CycloneII芯片［8］，在系統(tǒng)中主要是對(duì) P1G和 PIDSG信號(hào)進(jìn)行交織，整個(gè)系統(tǒng)分為兩個(gè)部分，一個(gè)對(duì)P1G信號(hào)用交織器Ⅰ進(jìn)行交織，另一個(gè)部分對(duì)PIDSG信號(hào)用交織器II進(jìn)行交織，系統(tǒng)的框圖如圖1:

圖1 FM IBOC系統(tǒng)交織器MP1、MP2、MP3和MP11服務(wù)模式

用FPGA芯片實(shí)現(xiàn)P1G信號(hào)的編碼時(shí)主要有四個(gè)參數(shù):Partition(編碼后該bit值所在的間隔數(shù))，block(編碼后該bit值所在的塊數(shù))，r(編碼后該bit值所在數(shù)據(jù)塊的行數(shù))，c(編碼后該bit值所在塊的列數(shù))。其中有對(duì)32和36求余的模塊，可以利用數(shù)字芯片的方便的求余算法，對(duì)32求余，可以直接取該數(shù)值的第五位。在該模塊中，數(shù)據(jù)比較多，每一幀有365440個(gè)數(shù)據(jù)，任務(wù)比較繁雜，但是經(jīng)過(guò)簡(jiǎn)化，采用狀態(tài)機(jī)、計(jì)數(shù)器和查找表的方式。整個(gè)過(guò)程也很容易實(shí)現(xiàn)。在流程圖的初始化模塊中，初始值為:R=18;C=1;B=0;Partition=10。Count288是計(jì)數(shù)器，每處理320bit，Count288就加一，Count4也是計(jì)數(shù)器，每處理92160bit就加一。Partition是間隔矩陣的索引值，B是數(shù)據(jù)塊的索引值。下圖中的結(jié)束方框是指該幀數(shù)據(jù)的處理結(jié)束，結(jié)束后開(kāi)始進(jìn)行下一幀數(shù)據(jù)的交織。

用FPGA芯片對(duì)P1G信號(hào)進(jìn)行交織流程圖如圖2:

圖2 P1G信號(hào)交織流程圖

用FPGA芯片實(shí)現(xiàn)PIDSG的編碼參數(shù)和實(shí)現(xiàn)P1G的編碼參數(shù)基本相同。但是相對(duì)于對(duì)P1G的編碼，對(duì)PIDSG的編碼更簡(jiǎn)單，流程更清晰，數(shù)據(jù)更少，每一幀只有3200bit，處理更加容易。同處理P1G信號(hào)一樣，在流程圖中的結(jié)束方框是指該幀數(shù)據(jù)的交織結(jié)束，結(jié)束后開(kāi)始進(jìn)行下一幀數(shù)據(jù)的交織。用FPGA芯片對(duì)PIDSG信號(hào)進(jìn)行交織的流程圖如圖3:

5 結(jié)論

通過(guò)以上的研究可以看到，對(duì)于FM IBOC系統(tǒng)中的數(shù)學(xué)公式，原來(lái)用硬件直接實(shí)現(xiàn)比較困難，甚至是不可能實(shí)現(xiàn)的。現(xiàn)在在仿真數(shù)據(jù)的規(guī)律的基礎(chǔ)上，用硬件直接對(duì)其結(jié)果實(shí)現(xiàn)，很容易實(shí)現(xiàn)該系統(tǒng)的交織器。在其他的模塊中我們也采用同樣的方法避開(kāi)系統(tǒng)中復(fù)雜的數(shù)學(xué)理論公式，可以起到事半功倍的效果。

圖3 PIDSG信號(hào)交織流程圖

［1］ 鄒峰，蔡干偉，談黎紅.數(shù)字音頻廣播技術(shù)現(xiàn)狀及發(fā)展趨勢(shì)［J］.廣播與電視技術(shù)，1999，(1):40～49 2001 12 33-44.

［2］ 何晶瑩.調(diào)幅廣播的新技術(shù)革命與世界數(shù)字廣播［J］.廣播與電視技術(shù)，2002 4 53-65.

［3］ iBiquity Digital Corporation.HD Radio FM Transmission System Specifications，Doc.No.SY_SSS_1026s，Revision E［Z］.

［4］ iBiquity Digital Corporation.HD Radio Air Interface Design Description-Audio Transport，Doc.No.SY_IDD_1017s，Revision E［Z］.

［5］ iBiquity Digital Corporation.HD Radio Air Interface Design Description-Layer 1 FM，Doc.No.SY_IDD_1011s，Revision F［Z］.

［6］ iBiquity Digital Corporation.HD Radio Air Interface Design Description-Station Information Service，Doc.No.SY_IDD_1020s，Revision G［Z］.

［7］ 王小軍.VHDL簡(jiǎn)明教程［M］.北京:清華大學(xué)出版社，1997.

［8］ Altera.Version2.0.Datasheet:SOPC Builder.2002.