N－LDMOSFET的摻雜分布與熱載流子效應(yīng)

羅 扣， 陳軍寧， 高 珊， 張志偉

（安徽大學(xué)電子信息工程學(xué)院，安徽合肥 230601）

隨著柵氧厚度、結(jié)深和溝道長度的減小，MOSFET溝道中的載流子在強(qiáng)電場的作用下將獲得額外的高能量，這種具有很高能量的載流子稱為“熱載流子”。載流子通過聲子發(fā)射越過Si／SiO2界面勢壘進(jìn)入SiO2氧化層，在界面處產(chǎn)生了界面陷阱，在氧化層中產(chǎn)生了氧化層陷阱，從而使得器件的許多電性參數(shù)退化，如閾值電壓漂移，導(dǎo)通電阻漂移等，這就是熱載流子效應(yīng)［1］。熱載流子效應(yīng)是影響LDMOSFET可靠性的重要因素，LDMOSFET熱載流子效應(yīng)的程度受器件LDD區(qū)雜質(zhì)分布、溝道區(qū)雜質(zhì)分布、LDD區(qū)結(jié)構(gòu)、場板結(jié)構(gòu)、氧化工藝、摻雜工藝以及器件工作狀態(tài)等多種因素影響。近年來，對(duì)LDMOSFET的結(jié)構(gòu)與熱載流子效應(yīng)之間關(guān)系的研究已經(jīng)有不少成果，本文研究LDD區(qū)結(jié)構(gòu)、場板結(jié)構(gòu)以及工藝條件均相同，而器件LDD區(qū)雜質(zhì)分布、溝道區(qū)雜質(zhì)分布不同時(shí)器件熱載流子效應(yīng)所表現(xiàn)出來的不同特征。

1 最壞熱載流子應(yīng)力條件分析

為了盡可能準(zhǔn)確地預(yù)測器件的退化特性，通常將器件置于最惡劣工作條件中，即器件的最壞熱載流子應(yīng)力條件。因此，研究LDMOSFET熱載流子效應(yīng)要先找到LDMOSFET的最壞熱載流子應(yīng)力條件。由于場效應(yīng)管中漂移區(qū)（N－）的存在，對(duì)器件的電勢進(jìn)行了再分布，從而普通MOSFET的最大襯底電流應(yīng)力（VG＝VD／2）將未必是LDMOSFET的最壞熱載流子應(yīng)力條件［2］，本文將采用觀察器件在不同柵壓條件下，襯底電流和柵極熱電子電流的變化曲線來尋找LDMOSFET的最壞熱載流子應(yīng)力條件。本文中器件采用常用的LDMOSFET結(jié)構(gòu)，如圖1所示，LDMOSFET采用橫向雙擴(kuò)散的MOSFET硅工藝技術(shù)，即在同一窗口相繼進(jìn)行2次雜質(zhì)擴(kuò)散，2次雜質(zhì)擴(kuò)散形成的橫向結(jié)深之差精確地決定了器件溝道長度。其中AB為柵極板，BC為場極板。

圖1 N－LDMOS結(jié)構(gòu)縱向剖面示意圖

結(jié)構(gòu)和摻雜參數(shù)如下：漏源濃度峰值均為7× 1019cm－3，襯底濃度為7×1014cm－3。AB長1.1μm，BC長2.7μm，柵氧厚度為30 nm，場氧厚度為520 nm。器件在常用柵壓下，漏壓15 V左右達(dá)到了飽和狀態(tài)，擊穿電壓80 V，此處選取的漏端電壓為40 V，保證了器件不發(fā)生擊穿。5種不同摻雜濃度下襯底電流與柵壓的關(guān)系，如圖2所示。

圖2 襯底電流與柵壓的關(guān)系

圖2中，n.ch、n.dr分別表示溝道摻雜濃度和漂移區(qū)摻雜濃度。在選取的5種LDMOSFET摻雜參數(shù)中最大襯底電流應(yīng)力條件都并非如普通MOSFET為VG＝VD／2，而是遠(yuǎn)遠(yuǎn)小于VD／2。并且增加漂移區(qū)摻雜濃度，其最大襯底電流應(yīng)力條件呈現(xiàn)出向后漂移的趨勢，這是漂移區(qū)的存在所致。因?yàn)橛辛似茀^(qū)在溝道與漏極之間充當(dāng)緩沖區(qū)，器件中的電場分布發(fā)生變化，在漂移區(qū)中產(chǎn)生高場區(qū)，從而產(chǎn)生了新的碰撞電離區(qū)，使得襯底電流上升［3］。5種不同摻雜濃度下柵極熱電子電流與柵壓的關(guān)系，如圖3所示。

圖3 柵極電流與柵壓的關(guān)系

圖3表明了在選取的5種LDMOSFET摻雜中，進(jìn)入到柵極的熱電子電流隨柵壓的變化趨勢與圖2相似，但最大柵極熱電子電流并非發(fā)生在最大襯底電流應(yīng)力處，而是在更高的柵壓處。由此可見，隨著溝道摻雜濃度的增加，器件更容易達(dá)到最大柵電流應(yīng)力條件（即最壞熱載流子應(yīng)力條件），柵極電流主要由溝道熱載流子電流組成［3］。

LDDMOSFET是漏端輕摻雜器件，與LDMOSFET結(jié)構(gòu)相似，其漏端輕摻雜結(jié)構(gòu)與LDMOSFET的漂移區(qū)結(jié)構(gòu)都起到有效抑制熱載流子效應(yīng)的作用。由于LDMOSFET和LDDMOSFET都是將漏端高電場轉(zhuǎn)移、分散，伴隨高電場的轉(zhuǎn)移，器件的退化特點(diǎn)發(fā)生了變化［4－5］。這2種器件的退化特性具有相似性。圖4所示為LDDMOSFET器件分別在VD＝VG（溝道熱載流子應(yīng)力條件，CHC）、Isubmax（最大襯底電流應(yīng)力條件，DAHC）應(yīng)力下實(shí)驗(yàn)所得的飽和區(qū)漏電流退化比較［6］。

比較圖2與圖3可見，在較低柵壓下2種電流變化趨勢相似，說明襯底電流在較低柵壓條件下可以作為器件熱載流子效應(yīng)強(qiáng)弱的表征量。在較高柵壓下，襯底電流已經(jīng)趨于飽和，但柵極電流會(huì)繼續(xù)增加。在VDS＝40 V時(shí)，柵壓在20 V附近柵極電流明顯高于最大襯底電流應(yīng)力下的柵電流，圖4的實(shí)驗(yàn)數(shù)據(jù)說明，LDMOSFET器件可以把溝道熱載流子的多少作為最壞熱載流子應(yīng)力條件衡量標(biāo)準(zhǔn)。

圖4 LDDMOSFET飽和區(qū)漏電流退化對(duì)比

2 區(qū)域摻雜與器件退化的關(guān)系

出于器件安全工作區(qū)域方面的考慮，在進(jìn)行應(yīng)力仿真實(shí)驗(yàn)時(shí)，選取了非常接近最壞熱載流子應(yīng)力條件的設(shè)置，以靜態(tài)偏置為柵壓VGS＝16 V和漏壓VDS＝40 V來分析器件的退化情況。在器件的電極上施加此應(yīng)力，表1中顯示的是在溝道摻雜濃度為6×1016cm－3時(shí)，不同漂移區(qū)摻雜下的漏電流IDS、進(jìn)入柵極的熱電子電流IG、碰撞電離產(chǎn)生的襯底電流ISUB經(jīng)過4.5×108s后的退化情況。表1表明這3種電流的退化都不是很明顯，隨著漂移區(qū)摻雜濃度的增加，器件的這3種電流的退化速度減弱了，可見適當(dāng)?shù)靥岣咂茀^(qū)摻雜濃度可以有效降低器件的熱載流子效應(yīng)。表1中的負(fù)值說明襯底電流值是上升的，這是由于漂移區(qū)的存在，器件退化過程中，電勢發(fā)生再分布，導(dǎo)致了局部碰撞電離增強(qiáng)，這是LDMOSFET獨(dú)特的退化特性［7］。

表1 器件退化率與漂移區(qū)摻雜濃度的關(guān)系 %

表2中顯示的是在漂移區(qū)摻雜濃度為6× 1016cm－3時(shí)，不同溝道區(qū)摻雜下的漏電流IDS、進(jìn)入柵極的熱電子電流IG、碰撞電離產(chǎn)生的襯底電流ISUB經(jīng)過4.5×108s后的退化情況，表2說明隨著溝道區(qū)摻雜濃度的增加，器件的退化變得很劇烈，直接影響到了器件的使用壽命。

表2 器件退化率與溝道區(qū)摻雜濃度的關(guān)系 %

通過對(duì)表1和表2的數(shù)據(jù)進(jìn)行分析，可知溝道的摻雜對(duì)器件的熱載流子效應(yīng)更具有影響力，這是在器件漂移區(qū)結(jié)構(gòu)、場板結(jié)構(gòu)相同的情況下所表現(xiàn)出來的特征。

比較表1和表2可以發(fā)現(xiàn)，隨著溝道區(qū)摻雜濃度的減少或者漂移區(qū)濃度的增加，漏電流、柵極電流和襯底電流的退化速度都會(huì)明顯減弱?？梢娪捎谄茀^(qū)的存在，器件的退化特性具有了新的特點(diǎn)，即漂移區(qū)的存在使得LDMOSFET的熱載流子效應(yīng)得到有效的抑制，下面將對(duì)這一現(xiàn)象進(jìn)行詳細(xì)的解釋。

3 區(qū)域摻雜與熱載流子作用機(jī)理

器件的熱載流子效應(yīng)由MOSFET的柵極電流直接反映，本文將根據(jù)柵極電流的來源，詳細(xì)分析LDMOSFET中熱電子的產(chǎn)生以及對(duì)器件的作用機(jī)理。

3.1 區(qū)域摻雜與電場分布

圖5所示為漂移區(qū)摻雜濃度作為遞增變量時(shí)LDMOSFET中的電場曲線圖。

圖5 LDMOSFET電場強(qiáng)度分布

由圖5可見，隨著漂移區(qū)摻雜濃度的升高，器件的高電場由近漏端區(qū)域向場極板以下區(qū)域以及近溝道區(qū)域轉(zhuǎn)移，在高電場下碰撞電離加劇，文獻(xiàn)［8］中提出襯底電流與漏極電流、漏壓和電場的關(guān)系如下：

其中，Ib為襯底電流；C1為系數(shù)，ID為漏極電流；Ei為熱電子通過碰撞電離產(chǎn)生電子 －空穴對(duì)所必須具有的最小能量；E為高場區(qū)的電場強(qiáng)度。λ為熱電子得到能量kBTe所經(jīng)過的平均自由程，其中kB為玻爾茲曼常數(shù)，Te為熱載流子溫度。增加?xùn)艍汉吐弘m然可以增加漏極電流ID，但同時(shí)也增強(qiáng)了器件的熱載流子效應(yīng)。從（1）式可以看出，襯底電流與電場強(qiáng)度是增函數(shù)的關(guān)系。

鑒于LDMOSFET的特殊結(jié)構(gòu)，發(fā)生碰撞電離的區(qū)域與器件的電場分布以及電流密度有著緊密的聯(lián)系。由圖5可以看出，一定的應(yīng)力條件下，隨著漂移區(qū)中摻雜濃度的增加，電子碰撞幾率上升，在漂移區(qū)內(nèi)發(fā)生強(qiáng)烈的碰撞電離，從而襯底電流又有了新的來源。但是由于器件獨(dú)特的漂移區(qū)結(jié)構(gòu)，在漂移區(qū)內(nèi)產(chǎn)生的熱載流子并不能直接影響柵氧化層，由于場氧層的勢壘比柵氧層高出許多（本文中LDMOSFET所采用的場氧厚度是柵氧厚度的17倍），對(duì)場氧的損傷也是非常小，有效地抑制了器件中的熱載流子效應(yīng)［9－10］。

3.2 LDMOSFET中的碰撞電離分布

通過仿真，得到了碰撞電離分布圖。圖6 a、圖6 b分別表示的是漂移區(qū)摻雜濃度、溝道摻雜濃度作為遞增變量時(shí)LDMOSFET中的碰撞電離分布圖。圖中顯示出發(fā)生碰撞電離的區(qū)域，可以比較直觀地發(fā)現(xiàn)熱電子電流的來源。

圖6 碰撞電離分布

從圖6可以看出，碰撞電離主要發(fā)生在溝道與漂移區(qū)相遇形成的PN結(jié)附近和近漏極區(qū)域，其中近溝道的場極板下方區(qū)域碰撞電離程度較強(qiáng)烈。比較圖6a、圖6b可以發(fā)現(xiàn)，隨著溝道摻雜濃度降低，漂移區(qū)摻雜濃度升高，器件的碰撞電離主要分布區(qū)有向漂移區(qū)轉(zhuǎn)移的趨勢，這與圖5中的電場強(qiáng)度分布相對(duì)應(yīng)。

3.3 區(qū)域摻雜與器件退化

通過以上仿真結(jié)果及理論分析，可知增加溝道摻雜濃度，加劇了熱載流子效應(yīng)，直接提高了熱電子進(jìn)入柵氧的數(shù)量；增加漂移區(qū)濃度，對(duì)熱載流子效應(yīng)略有加強(qiáng)，但是漂移區(qū)內(nèi)產(chǎn)生的熱電子進(jìn)入的是場氧區(qū)［11］，從而被柵極收集到的熱電子更是極少，而且場氧厚度達(dá)到520 nm（柵氧厚度為30 nm），所以場氧的勢壘高度遠(yuǎn)遠(yuǎn)高于柵氧，熱電子進(jìn)入場氧的概率是非常小。這樣就定性地解釋了表1和表2中漏電流、柵電流、襯底電流的退化機(jī)制。

4 結(jié) 論

通過以上的仿真結(jié)果以及理論分析，器件的區(qū)域摻雜與器件熱載流子效應(yīng)的關(guān)系為：

（1）增加器件摻雜濃度，提升器件驅(qū)動(dòng)能力的同時(shí)，縮減了器件的安全工作區(qū)（擊穿電壓降低），也使得熱電子效應(yīng)加劇，降低了器件的穩(wěn)定性和可靠性。相對(duì)于增加溝道摻雜，增加漂移區(qū)摻雜可使這一矛盾得到緩和。

（2）增加溝道區(qū)的摻雜濃度和漂移區(qū)的摻雜濃度都會(huì)增強(qiáng)熱電子效應(yīng)，其中，增加溝道區(qū)的摻雜濃度會(huì)使得器件的電學(xué)特性退化更加明顯，而增加漂移區(qū)的摻雜濃度結(jié)果正好相反。通過仿真數(shù)據(jù)分析可知，溝道區(qū)的摻雜濃度對(duì)器件的熱載流子效應(yīng)比漂移區(qū)摻雜具有更大的影響。因此，在保證器件驅(qū)動(dòng)能力的情況下，在確定各個(gè)區(qū)域的摻雜時(shí)，要本著溝道摻雜不調(diào)或微調(diào)的原則，來規(guī)劃漂移區(qū)的結(jié)構(gòu)和摻雜。

［1］ 劉恩科，朱秉升，羅晉生，等.半導(dǎo)體物理［M］.第4版.北京：國防工業(yè)出版社，2009：105.

［2］ Mahapatra S，Parikh C D，Rao V R，et al.A comprehensive study of hot－carrier induced interface and oxide trap distribution in MOSFET＇s using a novel charge pumping technique［J］.IEEE Transactions on Electron Devices，2000，47（1）：171－177.

［3］ Anil K G，Mahapatra S，Eisele I.A detailed experimental investigation of impact ionization in n－channel metal－oxidesemiconductor field－effect－transistors at very low drain voltages［J］.Solid State Electronics，2003，47（6）：995－1001.

［4］ Corso D，Aurite S，Sciacca E，et al.Measurement of the hot carrier damage profile in LDMOS devices stressed at high drain voltage［J］.Microelectronics Reliability，2007，47（4／5）：806－809.

［5］ Nigam T，Shibib A，Xu S，et al.Nature and location of interface traps in RF LDMOS due to hot carriers［J］.Microelectron Eng，2004，72：71－75.

［6］ 于春麗.超深亞微米LDDMOSFET器件模型及熱載流子可靠性研究［D］.西安：西安電子科技大學(xué)，2004.

［7］ Ashot M M，Ma T P.Lateral profiling of interface traps and oxide charge in MOSFET devices：charge pumping versus DCIV［J］.IEEE Transactions on Electron Devices，2001，48：2303.

［8］ 曾樹榮.半導(dǎo)體器件物理基礎(chǔ)［M］.第2版.北京：北京大學(xué)出版社，2007：205－207.

［9］ Ludikhuize A W.A review of RESURF technology［C］／／Proc ISPSD，2000：11－18.

［10］ 諶婧嬌，陳軍寧，高 珊.對(duì)稱薄膜雙柵MOSFET溫度特性的研究［J］.合肥工業(yè)大學(xué)學(xué)報(bào)：自然科學(xué)版，2012，35（6）：776－779.

［11］ Yi Kun，Zhang Bo，Luo Xiaorong，et al.Techniques for improving breakdown voltage using deep trench［J］.Microelectronics，2004，34（2）：203－205.