基于信息容錯(cuò)技術(shù)的處理器設(shè)計(jì)

聶金環(huán)

現(xiàn)代信息技術(shù)中，如何提升處理器本身的容錯(cuò)性能已經(jīng)成為當(dāng)前研究的熱點(diǎn)。對(duì)于這一問題，可以將故障屏蔽技術(shù)（三模塊冗余，校正器）和故障恢復(fù)技術(shù)（多數(shù)表決恢復(fù)，檢查點(diǎn)）應(yīng)用到處理器的容錯(cuò)設(shè)計(jì)中。

隨著逐步采用納米級(jí)的制造工藝，處理器在性能得到大幅提高的同時(shí)，由于集成電路尺寸的減小、電源電壓的降低和頻率的升高，使得處理器對(duì)各種噪聲干擾變得更加敏感，處理器的容錯(cuò)性能成為一個(gè)日益嚴(yán)峻的課題，對(duì)處理器容錯(cuò)性能提出了更高的要求。所以如何提升處理器的容錯(cuò)能力具有很高的研究?jī)r(jià)值。

處理器容錯(cuò)

處理器在運(yùn)行過程中產(chǎn)生的錯(cuò)誤可以分為硬錯(cuò)誤和軟錯(cuò)誤兩種。硬錯(cuò)誤是電路單元產(chǎn)生的不可恢復(fù)故障，是永久性的錯(cuò)誤；而軟錯(cuò)誤則是由于噪聲干擾或者高能粒子撞擊而引起的瞬態(tài)故障，是可以恢復(fù)的錯(cuò)誤。研究表明，計(jì)算機(jī)系統(tǒng)中80%～90%的失效都由瞬態(tài)故障引起，表明瞬態(tài)故障是引起計(jì)算機(jī)系統(tǒng)失效的主要原因。為了消除軟錯(cuò)誤的影響，提高處理器的可靠性，可以在設(shè)計(jì)階段采用容錯(cuò)設(shè)計(jì)技術(shù)，通過冗余容錯(cuò)的電路以及體系結(jié)構(gòu)設(shè)計(jì)，使得處理器具有容錯(cuò)功能。容錯(cuò)技術(shù)總是同冗余的概念聯(lián)系在一起，冗余技術(shù)可以基本分為如下幾類：硬件冗余、軟件冗余、信息冗余和時(shí)間冗余。

故障屏蔽技術(shù)

故障屏蔽技術(shù)基于硬件冗余，利用冗余資源來隔離或校正故障的影響，從而達(dá)到容錯(cuò)的目的。由于其不改變系統(tǒng)的結(jié)構(gòu)，即系統(tǒng)部件的邏輯關(guān)系相互固定，因而也稱為靜態(tài)冗余技術(shù)。故障屏蔽技術(shù)可以分為線路級(jí)屏蔽技術(shù)、邏輯級(jí)屏蔽技術(shù)和模塊級(jí)屏蔽技術(shù)。三模塊冗余技術(shù)和校正器技術(shù)均屬于模塊級(jí)屏蔽技術(shù)。

一、三模塊冗余技術(shù)。以8051為代表的大多數(shù)處理器仍然由控制單元，運(yùn)算單元，存儲(chǔ)單元幾個(gè)關(guān)鍵模塊組成。所以，處理器模塊化的結(jié)構(gòu)是應(yīng)用TMR技術(shù)的基礎(chǔ)。8051處理器主要由控制單元，運(yùn)算單元，解碼器單元和存儲(chǔ)單元（RAM和ROM）組成，為提升這五個(gè)單元的容錯(cuò)性能，均對(duì)其采用TMR設(shè)計(jì)。

二、校正器技術(shù)。因?yàn)樾Ｕ鳠o法處理自身錯(cuò)誤，一旦其自身發(fā)生故障，那么將影響整個(gè)系統(tǒng)。所以，為了能夠排除校正器所引起的單點(diǎn)故障，對(duì)校正器也采用三倍冗余設(shè)計(jì)。按上述設(shè)計(jì)，由8051的解碼器模塊（I8051_dec）和控制器模塊（I8051_ctr）及冗余表決器可以組成TMR子系統(tǒng)結(jié)構(gòu)。三個(gè)表決器均由兩個(gè)分別用于表決8位和9位信號(hào)的元表決器構(gòu)成。前者用于解碼器輸入信號(hào)的表決，后者用于解碼器輸出信號(hào)的表決。

故障恢復(fù)技術(shù)

故障恢復(fù)是處理檢測(cè)到的可恢復(fù)故障（如瞬時(shí)故障）、消除故障造成的影響并使系統(tǒng)正常運(yùn)行的重要環(huán)節(jié)。容錯(cuò)在這個(gè)環(huán)節(jié)之后得到了完全實(shí)現(xiàn)。故障恢復(fù)技術(shù)可以分為以下幾類：一編碼恢復(fù)技術(shù)，二多數(shù)表決恢復(fù)技術(shù)，三審查程序，四異常處理，五重啟六重試，七檢查點(diǎn)，八記日志。

一、多數(shù)表決恢復(fù)技術(shù)。這種技術(shù)依賴于多數(shù)表決器。三路表決器只要能正常進(jìn)行表決，那么在屏蔽錯(cuò)誤的同時(shí)會(huì)用正確值校正錯(cuò)誤值，就實(shí)現(xiàn)了差錯(cuò)的恢復(fù)。

二、檢查點(diǎn)技術(shù)。檢查點(diǎn)技術(shù)是檢查點(diǎn)與卷回的結(jié)合，是計(jì)算機(jī)系統(tǒng)進(jìn)行故障恢復(fù)的主要手段之一。系統(tǒng)周期性地設(shè)置檢查點(diǎn)，把運(yùn)行時(shí)的正確狀態(tài)保存到穩(wěn)定存儲(chǔ)器中。如果檢測(cè)出故障，系統(tǒng)就卷回到前一個(gè)檢查點(diǎn)所保存的正確狀態(tài)繼續(xù)執(zhí)行，這樣就避免了因故障而導(dǎo)致任務(wù)從頭重新執(zhí)行，有效地減少了損失的工作量。檢查點(diǎn)應(yīng)設(shè)置在系統(tǒng)狀態(tài)產(chǎn)生變化的時(shí)刻，這樣能使保存的信息有效比提高，減少冗余信息。而對(duì)于處理器來說，在機(jī)器周期結(jié)束時(shí)發(fā)生的狀態(tài)變化最具代表性。8051有固定的機(jī)器周期，包括12個(gè)時(shí)鐘周期。指令系統(tǒng)特性。

檢查點(diǎn)技術(shù)中，在系統(tǒng)進(jìn)行卷回時(shí)，其每個(gè)子模塊都必須同步；否則，系統(tǒng)將卷回到一個(gè)非正常的運(yùn)行狀態(tài)，從而引發(fā)故障甚至造成系統(tǒng)崩潰。所以，在8051處理器的最高層次結(jié)構(gòu)中設(shè)置了一個(gè)同步信號(hào)，用于各個(gè)模塊卷回過程的啟動(dòng)，以此來保證卷回的同步性。

通過上述的設(shè)計(jì)和應(yīng)用，我們構(gòu)建了具有容錯(cuò)性能的8051處理器，并在仿真環(huán)境下并通過注入既定故障對(duì)其容錯(cuò)能力進(jìn)行了測(cè)試和驗(yàn)證。如果在注入上述故障的同時(shí)再注入一個(gè)故障，將另外一個(gè)RAM模塊的輸出信號(hào)out_data同時(shí)強(qiáng)制改變?yōu)?0101010。對(duì)于這種非單狀態(tài)位翻轉(zhuǎn)的故障，表決器因無法正常表決而報(bào)錯(cuò)。這時(shí)，就需要進(jìn)行卷回來恢復(fù)故障。

（作者單位：中國(guó)石油遼河油田供水公司）