硅壓敏電阻刻蝕形貌對高溫壓力傳感器輸出特性影響

冀鵬飛,趙妍琛,雷 程,梁 庭,劉潤鵬,黨偉剛

(1.中北大學,省部共建動態(tài)測試技術國家重點實驗室,山西太原 030051;2.西安航天動力研究所,陜西西安 710199)

0 引言

近年來,汽車、船舶、航空航天等領域的大力發(fā)展,增加了高溫下壓力測試的需求[1]。作為壓力傳感器的分支,壓阻式壓力傳感器具備體積小、易于集成、信號傳導機制直接等特點,在壓力測量市場中占據(jù)了主體地位,也是耐高溫壓力傳感器研究的重要方向[2]。壓阻式壓力傳感器是利用壓阻效應作為檢測原理,用4個壓敏電阻連接構成惠斯登電橋,當壓力施加在膜表面時,通過電阻變化將壓力變化轉化為輸出電壓[3-4]。壓敏電阻既是感壓部件也是壓力和電信號轉換部件,是關鍵結構之一。在制備過程中,壓敏電阻的刻蝕是關鍵工藝,并且在實驗測試中,發(fā)現(xiàn)制備的壓阻式壓力傳感器在環(huán)境溫度升高后會出現(xiàn)較大程度的溫度漂移。對此現(xiàn)象進行分析,發(fā)現(xiàn)4個條狀電阻結構分別位于感壓膜的不同方位,當刻蝕的電阻條不均勻時,惠斯登電橋電路達不到平衡,使其零點電壓增大,這會增加傳感器在高溫下的熱漂移;刻蝕形貌的粗糙同樣影響后續(xù)工藝,使傳感器無法達到理論性能,甚至失效。本文分析制備壓敏電阻出現(xiàn)刻蝕硅電阻條深度不均勻、刻蝕底面形貌差的原因,通過改變制備過程中的刻蝕時序參數(shù),提高刻蝕精度,實現(xiàn)刻蝕均勻性的增加,形貌的改善,減小了壓阻式壓力傳感器的熱零點漂移。

1 深反應離子刻蝕工藝

深反應離子刻蝕(DRIE)是物理刻蝕和化學刻蝕的結合,既有很好的方向選擇性、刻蝕速率高,也改善了刻蝕側壁的垂直度[5-6]。DRIE工藝主要分為低溫刻蝕工藝和博世(Bosch)工藝[7]。低溫刻蝕技術能夠實現(xiàn)各向異性高縱橫比刻蝕,但對基板溫度要求高,需要較長液氮處理時間[8]。Bosch工藝能在刻蝕硅時減弱橫向刻蝕,該工藝能夠提供接近90°的刻蝕度,以及很少的側向腐蝕,是常見的DRIE刻蝕工藝,也是硅加工體系中的關鍵工藝[9]。

Bosch工藝由刻蝕和鈍化交替循環(huán)組成,硅的各向異性刻蝕是以SF6作為刻蝕氣體,具體反應過程如下：

SF6→SFn+(6-n)F*,n=0,1,2,3,4,5

(1)

Si+4F*→SiF4↑

(2)

在鈍化步驟期間,利用八氟環(huán)丁烷(C4F8)組成聚合物層鈍化在襯底表面,循環(huán)下次刻蝕階段,鈍化的聚合物層和襯底的硅一同被刻蝕。在實際的刻蝕循環(huán)中,Bosch工藝可以分成3個部分,分別是鈍化聚合物、刻蝕聚合物、刻蝕硅。鈍化聚合物和刻蝕硅主要為化學反應,是各向同性的,化學反應取決于氣體的擴散?？涛g聚合物時,側壁僅有化學反應,而底部除了氣體刻蝕,還有在鞘區(qū)的作用下,F*離子被偏壓加速轟擊的物理作用。這實現(xiàn)了高垂直刻蝕速率,但由工藝特性所致,會在側壁產生特有的扇貝圖形,如圖1所示。通常,當扇貝尺寸遠小于刻蝕長寬尺寸時,其影響可以忽略不計。

(a)刻蝕前

(b)刻蝕后

2 實驗材料及裝置

2.1 掩膜選擇

理想的DRIE掩膜應該是低成本,易于集成和移除,具有高刻蝕選擇性和對DRIE設備的可忽略的污染[10-12]。常用的掩膜材料有氧化物、金屬和光刻膠,主要是因為它們具有高的掩膜選擇比,不需要厚的掩膜層,但是金屬掩膜容易在設備刻蝕腔體和結構側壁中殘留污染物,鈍化在溝槽中的非揮發(fā)性顆粒會導致溝槽變窄,并且影響刻蝕形貌。根據(jù)熱膨脹系數(shù)匹配程度、氫氟酸與硅和氧化硅完全相反的化學特性,一般選用氧化硅作為硅的掩膜[13]。與此同時,由于總體刻蝕深度僅為1.5 ～2.0 μm,光刻膠與硅的刻蝕比足夠滿足掩膜需求;并且從工藝步驟角度出發(fā),氧化硅掩膜需要多光刻和濕法腐蝕步驟,以及后續(xù)的去除掩膜操作。最終選擇光刻膠作為刻蝕掩膜。唯一需要關注的點在于刻蝕過程等離子體源的高強度輻射和氟自由基(F*)與硅的放熱反應產生的熱量會導致光刻膠掩膜發(fā)生化學變形,影響后續(xù)工藝。

2.2 樣品制備

實驗使用4英寸硅晶圓,晶向為<100>,進行無機清洗,對3號液和1號液清洗。

確保晶圓表面無雜質后,在光刻間應用標準的光刻工藝處理晶圓。首先,使用烘箱在130 ℃氛圍涂附六甲基二硅氮烷(HMDS),增加硅片表面粘附性;然后,在晶圓拋光面旋涂光刻膠AZ6130,其掩膜精度≤1 μm,滿足刻蝕需求。經過前烘,使用EVG610光刻機進行光刻,曝光時間取決于光刻膠厚度和型號,厚度為2.5 μm的AZ6130需要100 mj/cm2的曝光劑量。

將400K顯影液用1∶6的比例與去離子水進行稀釋,稀釋后能減緩顯影速度,更好地控制顯影效果。顯影后使用顯微鏡觀察顯影結構,最后在120 ℃烘臺蒸發(fā)多余水分可以使光刻膠有良好的掩膜作用。

2.3 實驗裝置

使用Omega系列深硅等離子刻蝕機對樣品進行刻蝕,刻蝕系統(tǒng)主要針對硅的多維圖形化、深槽刻蝕,可以實現(xiàn)側壁高垂直度,該刻蝕系統(tǒng)如圖2所示。

深硅刻蝕機刻蝕硅時,光刻膠和硅的選擇比為1：100,能很好地保護非刻蝕區(qū);使用氦氣對襯底電極和晶片背面之間的空間進行冷卻,維持晶圓表面低溫,晶圓過熱會導致刻蝕的各向異性變差?？涛g后,使用紫外激光加工平臺進行切割,并分別用共聚焦顯微鏡和電鏡觀察樣品。

(a)深反應離子刻蝕系統(tǒng)

(b)刻蝕腔體示意圖圖2 實驗刻蝕系統(tǒng)

2.4 實驗方法

有研究人員通過添加工藝步驟或者高級時序控制來研究刻蝕過程的問題,這通常會增加工藝復雜性,并且需要昂貴的工具和復雜的研究過程[14-15]。本文使用控制變量法,能夠得到單一參數(shù)對刻蝕形貌的影響趨勢[16]。通過單獨調整Bosch工藝的參數(shù),實現(xiàn)多刻蝕循環(huán)下μm級刻蝕過程可控,該方法能用于大多數(shù)深硅刻蝕設備,提高了研究過程中設備的適應性。

3 實驗過程及分析

Bosch工藝可分為3個單獨的步驟,其中聚合物鈍化、硅刻蝕主要是化學反應,依賴于氣體的擴散;刻蝕聚合物為物理作用,與結構的縱橫比有關。由于刻蝕單元內有不同面積的結構圖形,并且有寬度較窄的溝道,引出了Bosch工藝中的2個限制條件：DRIE滯后和微負載效應。DRIE滯后即通道寬度小于100 μm時,受限特征內的氣體供應有限,不同寬度的通道無法蝕刻到相同的深度;微負載效應是因MEMS器件中的不同特征尺寸通常是同一過程中制造的,同一刻蝕圖案內刻蝕密度有區(qū)別導致刻蝕速率不同,在刻蝕密集的區(qū)域反應離子快速消耗,造成供給失衡,刻蝕速率降低,使單片晶圓整體刻蝕不均勻性增加。根據(jù)上述概念,由S.L.Lai等提出的改善方式為調整鈍化時間和刻蝕工藝之間的比率[17]。現(xiàn)有的結構尺寸最小溝道為80 μm,同時在晶圓結構中有刻蝕面積比相差很大2種圖形,相比較而言,刻蝕形貌更多受到刻蝕微負載效應的影響。

本文在刻蝕設備不更改的前提下,設計為多l(xiāng)oop數(shù)刻蝕,增強刻蝕深度的精度控制,同時減少Bosch工藝中扇貝圖形對結構的影響。通過控制單一變量法研究和優(yōu)化Bosch工藝的時序參數(shù),提高結構刻蝕精度和整體結構的均勻性,改善刻蝕形貌。

以設定刻蝕參數(shù)為基準,如表1所示,分別改變刻蝕和鈍化聚合物時間(簡稱鈍化時間),研究二者比率變化時,形貌的變化趨勢,最后得到Bosch工藝刻蝕電阻條結構的最佳參數(shù)(表1中,1 mTorr=133.3 Pa;

1 sccm=0.000 6 m/s)。

表1 DRIE參數(shù)

3.1 改變刻蝕聚合物時間

刻蝕時間由刻蝕聚合物和刻蝕硅共同組成,在研究前期出現(xiàn)的問題是偶爾會發(fā)生刻蝕loop數(shù)增加,刻蝕深度不變的現(xiàn)象,推測為刻蝕面上鈍化的聚合物在第二階段未完全去掉,故刻蝕硅時間TE2不變,增加刻蝕聚合物時間TE1。實驗期間鈍化時間固定為3 s,刻蝕硅時間為2.3 s,刻蝕5片,進行五點法測量,計算平均刻蝕速率,結果如圖3所示。

圖3 刻蝕聚合物時間與刻蝕速率關系

從圖3可知,在刻蝕時間逐漸增加時,刻蝕速率增加。在TE1階段,刻蝕聚合物結束后,仍有刻蝕氣體,并開始進行下一階段的刻蝕任務,提高了刻蝕速度。然而過快的刻蝕速度會導致側壁垂直度變差、刻蝕精度降低。Bosch工藝的側壁在每個loop結束形成一個側弧,當1個loop中刻蝕深度越大,側弧對內側硅的侵蝕越嚴重。側壁扇貝圖形無法避免,在極板電壓不改變的前提下,可以通過減小1個loop刻蝕深度減小扇貝圖形的半徑,降低對側壁內部的刻蝕,達到可以忽略的程度,同時降低刻蝕速率,提高刻蝕精度。

3.2 改變鈍化聚合物時間

在鈍化聚合物時間對刻蝕效果影響的實驗中,刻蝕時間為5.3 s,其中刻蝕鈍化聚合物時間為3 s,從原始時間1 s逐漸增加,使用臺階儀進行測量,繪制不同鈍化時間下刻蝕速率的變化趨勢,如圖4所示。

圖4 鈍化時間與刻蝕速率關系

在1～3 s期間,隨著鈍化時間的增加,刻蝕速率迅速下降,是因為此階段增加了C4F8與硅反應時間,形成的聚合物保護層更厚,刻蝕聚合物所需要的時間增加;3～5 s時,刻蝕聚合物所需時間進一步增加,但由于聚合物層厚度過大,刻蝕過程出現(xiàn)殘留物,被刻蝕的硅底部粗糙度增加,刻蝕形貌變差,刻蝕形貌如圖5所示。

(a)鈍化時間3 s

(b)鈍化時間5 s圖5 不同鈍化時間刻蝕面對比

3.3 刻蝕參數(shù)選擇

從2個實驗數(shù)據(jù)了解到過長的鈍化時間會使刻蝕面粗糙度增加,刻蝕聚合物時間的增加會對側壁有所影響,兩者都不宜過長,并且鈍化時間的變化對于刻蝕速率的影響更加明顯。發(fā)現(xiàn)在刻蝕中存在刻蝕形貌異常的現(xiàn)象,如圖6所示。

(a)刻蝕底部高粗糙度

(b)刻蝕表面顆粒殘留圖6 刻蝕后底部形貌異常

隨著刻蝕參數(shù)變化,刻蝕形貌異常區(qū)域面積發(fā)生改變,具體見表2。

表2 鈍化與刻蝕聚合物時間比例對形貌影響

由于在晶圓設計圖中同時存在窄溝道和寬溝道,并且窄溝道和寬溝道分屬不同區(qū)域,刻蝕過程中,不同寬度的溝道氣體進入的量不同,特別是窄溝道與寬溝道寬度之比大于1∶10。鈍化期間,C4F8在寬溝道中與硅反應形成的聚合物厚度大于窄溝道,當恰好刻蝕完窄溝道中的聚合物時,寬溝道中仍有部分殘留需要等到刻蝕硅階段繼續(xù)刻蝕,集中體現(xiàn)在寬溝道區(qū)域附近的刻蝕粗糙度增加,使其在肉眼下呈現(xiàn)的顏色偏白。

從表2中分析可知,在鈍化和刻蝕聚合物時間比例小于0.6時,刻蝕比例過大,存在刻蝕殘留物;當比例處于0.6～0.8時,刻蝕殘留現(xiàn)象消失,但存在刻蝕粗糙度問題;而比例達到1附近,刻蝕結果逐漸改善,基本達到預期效果。

根據(jù)具體設計調整了鈍化和蝕刻時間,使得整體上更厚的聚合物層,同時仍然確保在微通道沒有殘留物。根據(jù)上述實驗結果,選擇在低刻蝕速率參數(shù)下研究刻蝕效果。確定TE2為2.5 s,電鏡觀察不同TE1刻蝕效果,如圖7所示。因為1.5 s的鈍化聚合物厚度小于其余兩者,導致每次刻蝕會向內傾斜,最終刻蝕結果見圖7(a),傾角比其余2個的小2個角度,垂直度降低。在圖8中,TE1為2.0 s時,刻蝕面更平整,有利于后續(xù)工藝。刻蝕到底部時沒有繼續(xù)向下刻蝕,增加了側壁與底部的支撐。

(a)鈍化時間1.5 s

(b)鈍化時間2.0 s

(c)鈍化時間2.5 s

(a)鈍化時間1.5 s

(b)鈍化時間2.0 s

(c)鈍化時間2.5 s

晶圓整體使用九點法進行測試,刻蝕深度在1.48～1.51 μm,不均勻度為1.9%,結構形貌如圖9所示。

圖9 壓敏電阻結構形貌圖

3.4 高溫測試

綜合上述實驗,改進鈍化和刻蝕聚合物時間,選擇最佳的刻蝕參數(shù),確定鈍化時間為2 s,刻蝕聚合物時間為2.5 s,刻蝕硅時間為2.3 s。此時的刻蝕速率為0.173 μm/loop,刻蝕出側壁垂直度為88.6°。使用更改后的刻蝕方案制備壓敏電阻,最終得到的芯片經過切割、封裝后進行了高溫測試實驗。圖10為芯片在溫度壓力復合平臺中的測試過程。測試溫度為300 ℃。測試結果如圖11所示,從圖中對比看出,改進前芯片的最大零點漂移超過0.015 %,改進后芯片的最大零點漂移在0.008%左右,改進后的芯片零點穩(wěn)定性優(yōu)于改進前的芯片。

圖10 溫度壓力復合平臺測試

圖11 電阻條改進前后芯片零點漂移變化率

4 結論

壓阻式壓力傳感器壓敏電阻制備過程出現(xiàn)的電阻條深度不均勻、底部形貌差的問題,致使壓力傳感器在測試過程中暴露出熱零點漂移、非線性等影響精度的問題。本文分析了制備硅壓敏電阻工藝過程中出現(xiàn)問題的原因,根據(jù)Bosch工藝的鈍化-刻蝕循環(huán)原理,利用控制變量法設計實驗對刻蝕工藝時序參數(shù)進行優(yōu)化。通過場發(fā)射掃描電子顯微鏡觀察對比不同參數(shù)下的刻蝕效果,得出了最佳刻蝕參數(shù)鈍化時間2 s,刻蝕聚合物時間2.5 s,使得壓力傳感器在300 ℃環(huán)境下熱零點漂移率降低了46.7%。

高溫環(huán)境下傳感器的性能測試結果表明：優(yōu)化工藝后的壓力傳感器在高溫環(huán)境下有更小的熱零點漂移率,驗證了該方案對于提高壓力傳感器靜態(tài)性能參數(shù)的有效性。本文的工作可以為高精度的壓力傳感器的制備提供參考方案,有助于解決高溫等特種環(huán)境下的壓力測試需求。