“VLSI設(shè)計”課程實(shí)踐教學(xué)模式探索

池雅慶 陳海燕 陳建軍

［摘 要］ 針對“VLSI設(shè)計”課程實(shí)踐教學(xué)中存在關(guān)注設(shè)計流程、掌握相關(guān)EDA工具，但缺乏對先進(jìn)電路版圖設(shè)計技術(shù)應(yīng)用和創(chuàng)新實(shí)踐的問題，提出了基于課前熟悉流程工具、課堂開展歸納分析和課后作業(yè)改進(jìn)創(chuàng)新三個層次的實(shí)踐教學(xué)模式，并以晶體管設(shè)計實(shí)踐課為例，闡述了三個層次的實(shí)踐教學(xué)方法。采用該實(shí)踐教學(xué)模式使學(xué)生在熟練掌握全定制物理設(shè)計流程的同時，培養(yǎng)了探索創(chuàng)新的思維和追求極致性能的信念，為進(jìn)一步提高集成電路設(shè)計人才的培養(yǎng)質(zhì)量提供了有益參考。

［關(guān)鍵詞］ VLSI設(shè)計；實(shí)踐教學(xué)；全定制；物理設(shè)計

［基金項(xiàng)目］ 2020年度國防科技大學(xué)研究生教育教學(xué)改革研究課題“自主可控信息領(lǐng)域卓越某某領(lǐng)軍人才的培養(yǎng)方案研究”（yjsj2020030）；2022年度國防科技大學(xué)教學(xué)成果立項(xiàng)培育項(xiàng)目“面向先進(jìn)工藝全流程的超大規(guī)模集成電路專業(yè)課程建設(shè)”（jxcg2022187）

［作者簡介］ 池雅慶（1982—），男，重慶人，博士，國防科技大學(xué)計算機(jī)學(xué)院副研究員，主要從事高性能高可靠集成電路設(shè)計研究；陳海燕（1967—），女，四川南充人，碩士，國防科技大學(xué)計算機(jī)學(xué)院研究員，主要從事高性能微處理器技術(shù)研究；陳建軍（1983—），男，貴州畢節(jié)人，博士，國防科技大學(xué)計算機(jī)學(xué)院副研究員，主要從事高速高性能集成電路設(shè)計研究。

［中圖分類號］ G642.0［文獻(xiàn)標(biāo)識碼］ A［文章編號］ 1674-9324（2023）21-0140-04［收稿日期］ 2023-01-11

引言

集成電路是信息產(chǎn)業(yè)的核心，孕育了大量的新興產(chǎn)業(yè)，并為傳統(tǒng)產(chǎn)業(yè)注入了新的動力，極大地提高了人們的勞動生產(chǎn)率。各國在集成電路領(lǐng)域的競爭十分激烈，尤其是高性能微處理器等高端集成電路產(chǎn)品，國內(nèi)屢遭西方國家技術(shù)封鎖，面臨著嚴(yán)峻的“卡脖子”問題。而高端集成電路設(shè)計人才的匱乏，則是阻礙我國集成電路產(chǎn)業(yè)自立自強(qiáng)、突破封鎖的關(guān)鍵問題之一，亟須大量基礎(chǔ)理論扎實(shí)、工程實(shí)踐能力強(qiáng)的高端集成電路設(shè)計和創(chuàng)新人才［1］。人力資源服務(wù)供應(yīng)商前程無憂發(fā)布的《2021年Q1“芯力量”（集成電路半導(dǎo)體）市場供需報告》顯示，中國的集成電路行業(yè)人才缺口巨大，2021年3月人才需求量占集成電路全行業(yè)總職位量的比例為5.5%，在行業(yè)中位列第四［2］。

我校高端集成電路設(shè)計人才培養(yǎng)主要依托計算機(jī)學(xué)院微電子與固體電子學(xué)研究生專業(yè)展開。學(xué)院長期從事超級計算機(jī)研制，在高性能微處理器設(shè)計領(lǐng)域處于國內(nèi)領(lǐng)先水平，研制的飛騰系列微處理器在超級計算機(jī)及各類自主可控信息系統(tǒng)中得到了大量應(yīng)用，相關(guān)科研工程實(shí)踐為高端集成電路設(shè)計人才的培養(yǎng)提供了重要支撐［3］。

作為學(xué)院微電子與固體電子學(xué)研究生專業(yè)的核心課，VLSI（Very Large Scale Integrated Circuit 超大規(guī)模集成電路）設(shè)計承擔(dān)了復(fù)雜數(shù)字集成電路，從電路設(shè)計直至版圖設(shè)計的后端物理設(shè)計理論與方法的教學(xué)任務(wù)，培養(yǎng)了一大批能夠熟練開展高性能數(shù)字集成電路物理設(shè)計的人才。VLSI設(shè)計教學(xué)包括理論教學(xué)和實(shí)踐教學(xué)。理論教學(xué)分為基本單元、電路設(shè)計和系統(tǒng)設(shè)計三個模塊，主要探討復(fù)雜數(shù)字集成電路的設(shè)計方法，關(guān)注深亞微米以及納米工藝下先進(jìn)電路和版圖的設(shè)計技術(shù)，并著重分析影響集成電路性能、功耗和面積的設(shè)計參數(shù)和優(yōu)化途徑。實(shí)踐教學(xué)主要圍繞全定制物理設(shè)計展開，從晶體管、導(dǎo)線到組合邏輯單元、時序邏輯單元，直至運(yùn)算單元和存儲器開展設(shè)計驗(yàn)證，自下向上全定制構(gòu)建出完整的功能模塊。這需要在有限的教學(xué)時間內(nèi)使學(xué)生掌握全定制物理設(shè)計的基本流程，熟練運(yùn)用EDA（Electronic Design Automation，電子設(shè)計自動化）工具，并完成功能模塊設(shè)計［4］。

不同于模擬集成電路設(shè)計領(lǐng)域的發(fā)展主要依靠電路和版圖的不斷創(chuàng)新而非半導(dǎo)體工藝的進(jìn)步，數(shù)字集成電路領(lǐng)域的發(fā)展長期依賴于半導(dǎo)體工藝的持續(xù)進(jìn)步。工藝進(jìn)步帶來的高性價比使后端物理設(shè)計更加聚焦于支持更為先進(jìn)工藝的復(fù)雜物理設(shè)計流程，而對于創(chuàng)新電路和版圖所獲取高性價比的努力有所忽略。反映在“VLSI設(shè)計”課程上，盡管理論教學(xué)涉及了先進(jìn)的電路版圖設(shè)計及優(yōu)化途徑，但實(shí)踐教學(xué)重點(diǎn)關(guān)注全定制物理設(shè)計流程和相關(guān)EDA工具的掌握，缺乏對先進(jìn)電路版圖設(shè)計技術(shù)的應(yīng)用和思考［5］。隨著某些西方國家對我國先進(jìn)集成電路工藝封鎖的不斷加深，在今后相當(dāng)長一段時間內(nèi)集成電路工藝水平進(jìn)步受阻的狀態(tài)下，創(chuàng)新設(shè)計更加優(yōu)秀的電路和版圖是實(shí)現(xiàn)數(shù)字集成電路性能不斷提升的必由之路。

為使“VLSI設(shè)計”課程的實(shí)踐教學(xué)更加適應(yīng)高端數(shù)字集成電路發(fā)展的現(xiàn)狀，本文在VLSI設(shè)計實(shí)踐教學(xué)中融入理論分析和創(chuàng)新思考，使學(xué)生在熟練掌握全定制物理設(shè)計流程的同時，樹立追求極致性能的信念，為探索進(jìn)一步提高集成電路物理設(shè)計人才培養(yǎng)質(zhì)量的方法提供了參考。

一、實(shí)踐教學(xué)模式設(shè)計

（一）實(shí)踐教學(xué)模式整體設(shè)計

“VLSI設(shè)計”課程共54學(xué)時，其中理論課36學(xué)時，實(shí)踐課18學(xué)時，每次課3學(xué)時。實(shí)踐課包括6次課，分別是晶體管、導(dǎo)線、組合邏輯單元、時序邏輯單元、運(yùn)算單元和存儲器的設(shè)計與驗(yàn)證。在18學(xué)時的課內(nèi)時間，對于完全熟悉各類單元的設(shè)計驗(yàn)證流程及相關(guān)EDA工具的使用已顯不足，更遑論開展分析比較和改進(jìn)創(chuàng)新［6］。

為了在一個學(xué)期內(nèi)使學(xué)生具備基本的全定制設(shè)計驗(yàn)證能力，并樹立追求卓越的信念，我們將每次實(shí)踐課的教學(xué)模式分為流程工具、歸納分析和改進(jìn)創(chuàng)新三個層次。流程工具層次旨在訓(xùn)練學(xué)生掌握全定制設(shè)計的基本流程和相關(guān)EDA工具的使用方法，完成電路版圖設(shè)計、仿真驗(yàn)證與規(guī)則檢查；歸納分析層次旨在訓(xùn)練學(xué)生理解集成電路設(shè)計要素的特點(diǎn)和規(guī)律，培養(yǎng)分析比較設(shè)計指標(biāo)和參數(shù)的能力；改進(jìn)創(chuàng)新層次旨在培養(yǎng)學(xué)生基于理論知識指導(dǎo)設(shè)計優(yōu)化實(shí)踐的能力，樹立追求卓越的理念。對不同層次的實(shí)踐內(nèi)容分別采取自主學(xué)習(xí)、線上答疑、課堂討論和課后作業(yè)等教學(xué)方式，如表1所示，不僅突出了教學(xué)重點(diǎn)，而且提升了教學(xué)質(zhì)量，取得了良好的教學(xué)效果。

（二）流程工具層次

流程工具層次實(shí)踐課的教學(xué)目標(biāo)是使學(xué)生掌握集成電路全定制設(shè)計的基本流程和相關(guān)EDA工具的使用方法，完成給定電路版圖的設(shè)計、仿真驗(yàn)證與規(guī)則檢查。

設(shè)計流程及配套EDA工具的掌握作為集成電路設(shè)計的基本技能，培訓(xùn)資料廣泛易得，各EDA工具均提供了詳細(xì)的培訓(xùn)教程供相關(guān)工程師學(xué)習(xí)，網(wǎng)上也有大量相關(guān)知識方便查詢。因此，流程工具層次的教學(xué)方法以自主學(xué)習(xí)為主、線上答疑為輔。在每次實(shí)踐課開始前一周發(fā)放本次實(shí)踐課所使用的EDA環(huán)境、工藝規(guī)則及操作指導(dǎo)等資料，并建立答疑微信群，學(xué)生根據(jù)資料在課前完成設(shè)計的基本流程和EDA工具的學(xué)習(xí)，復(fù)現(xiàn)操作指導(dǎo)書中指定的操作，獲得正確結(jié)果。當(dāng)有任何疑問，可以在微信群中提問答疑，學(xué)生之間也可以互相討論，加深理解［7］。

通過采用自主學(xué)習(xí)的方式來掌握流程工具知識，不僅為實(shí)踐課教學(xué)質(zhì)量的提升奠定了基礎(chǔ)，也培養(yǎng)了研究生的自學(xué)和科研能力。

（三）歸納分析層次

歸納分析層次實(shí)踐課的教學(xué)目標(biāo)是使學(xué)生從實(shí)踐中發(fā)現(xiàn)不同設(shè)計變量的輸出特征及變化規(guī)律，并分析理解其中的理論機(jī)制，在掌握基本設(shè)計流程的基礎(chǔ)上將理論與實(shí)際聯(lián)系起來，拓寬視野，積累經(jīng)驗(yàn)。

完成全部的設(shè)計驗(yàn)證和規(guī)則檢查流程僅僅是基礎(chǔ)，按此方式培養(yǎng)的集成電路設(shè)計工程師往往只能機(jī)械地執(zhí)行設(shè)計流程，但是如果最終的性能不能滿足指標(biāo)要求，往往無能為力，既不知道設(shè)計不足的原因，又不知道怎樣尋求改進(jìn)，甚至不清楚是否能夠達(dá)到指標(biāo)。為此，歸納分析層次的實(shí)踐教學(xué)將重點(diǎn)展示各類設(shè)計所能達(dá)到的性能邊界及其不足，使學(xué)生將理論學(xué)習(xí)的知識與實(shí)際設(shè)計聯(lián)系起來，了解各類設(shè)計的機(jī)理和所能達(dá)到的綜合效果，積累設(shè)計經(jīng)驗(yàn)。教學(xué)方法以課堂實(shí)驗(yàn)為主、課堂討論為輔。課堂上教師提供多種設(shè)計變量，學(xué)生按照設(shè)計變量改造流程工具層次已實(shí)現(xiàn)的基本設(shè)計，并進(jìn)行仿真，歸納仿真結(jié)果的變化規(guī)律，分析其變化原因，并在課堂上對其內(nèi)在理論機(jī)制展開討論，加深理解［8］。

通過采用課堂實(shí)驗(yàn)和討論的方式來對設(shè)計效果進(jìn)行歸納和分析，可以促使學(xué)生將理論與實(shí)踐緊密結(jié)合起來，理解設(shè)計結(jié)果的來源，達(dá)到積累設(shè)計經(jīng)驗(yàn)的效果。

（四）改進(jìn)創(chuàng)新層次

改進(jìn)創(chuàng)新層次實(shí)踐課的教學(xué)目標(biāo)是學(xué)生能夠鍛煉學(xué)生理論聯(lián)系實(shí)際的能力，綜合運(yùn)用各種手段完成全定制電路版圖模塊的設(shè)計、仿真驗(yàn)證和規(guī)則檢查，并達(dá)到預(yù)定的設(shè)計指標(biāo)，形成獨(dú)立設(shè)計和改進(jìn)全定制數(shù)字集成電路并不斷追求卓越的能力。

通過在課堂上對各類設(shè)計參數(shù)和能力的歸納、分析、討論，學(xué)生會發(fā)現(xiàn)理論指導(dǎo)實(shí)踐的魔力，逐漸建立起自己的設(shè)計思維，并對改造世界躍躍欲試。改進(jìn)創(chuàng)新層次將提出若干設(shè)計參數(shù)目標(biāo)，引導(dǎo)學(xué)生利用已掌握的理論知識改進(jìn)課堂上分析過的設(shè)計，并鼓勵學(xué)生探索創(chuàng)新，追求卓越。教學(xué)方法采用課后作業(yè)為主、課堂講評為輔。當(dāng)在課堂上完成某模塊多種設(shè)計結(jié)構(gòu)的評估和分析后，提出一個或多個合適的指標(biāo)作為課后作業(yè)的目標(biāo)，對該模塊進(jìn)行改進(jìn)，不限制指標(biāo)的上下限。對于掌握較慢的學(xué)生，竭盡其所能有所收獲即可；對于學(xué)有余力的學(xué)生，則鼓勵其追求極致，達(dá)到因材施教的效果。課后作業(yè)在下一次課前幾天提交，教師批改分析后在課堂上講評，分析改進(jìn)的思路和理論機(jī)制，并探討學(xué)生提出的新思想［9］。

二、以晶體管設(shè)計實(shí)踐課為例

上述內(nèi)容講述了“VLSI設(shè)計”課程實(shí)踐教學(xué)模式探索的基本思路，下面以晶體管設(shè)計實(shí)踐課為例，詳細(xì)闡述流程工具、歸納分析和改進(jìn)創(chuàng)新三個層次的教學(xué)。

在流程工具層次，課前一周會發(fā)放基于學(xué)校信息化云平臺的EDA服務(wù)器訪問方式、相關(guān)EDA軟件使用說明、PDK（Process Design Kit，工藝設(shè)計套件）以及包括晶體管電路版圖的繪制方法、電學(xué)特性仿真方法、DRC（Design Rule Check，設(shè)計規(guī)則檢查）等規(guī)則檢查方法在內(nèi)的實(shí)踐指導(dǎo)書，并建立答疑微信群。學(xué)生需要在課前根據(jù)實(shí)踐指導(dǎo)書登錄EDA服務(wù)器、繪制晶體管電路版圖、仿真電學(xué)特性曲線、完成規(guī)則檢查等。如有問題可以在答疑微信群詢問，由助教老師或同學(xué)互助解決。實(shí)踐指導(dǎo)書會推薦晶體管的基本尺寸，但學(xué)生繪制版圖時在源漏和阱間距等方面仍可能違反DRC規(guī)則，因此學(xué)生需要根據(jù)EDA工具報錯的指引，根據(jù)實(shí)踐指導(dǎo)書的指導(dǎo)，借助答疑微信群，甚至上網(wǎng)搜索相關(guān)方法，修改使其符合規(guī)則。EDA服務(wù)器24小時運(yùn)行，學(xué)生可以在任意時間登錄操作，通過長時間的上機(jī)鍛煉，學(xué)生能夠熟悉設(shè)計流程和EDA工具的操作技能。

在歸納分析層次，課堂上會讓學(xué)生設(shè)計不同尺寸的晶體管，在多種工藝角仿真其靜態(tài)和動態(tài)特性，歸納其變化規(guī)律，討論內(nèi)在的機(jī)理機(jī)制，使學(xué)生理解晶體管尺寸結(jié)構(gòu)、工作電壓、工作溫度等因素對其飽和電流、開關(guān)延遲等電學(xué)特性的實(shí)際影響和內(nèi)在機(jī)理［10］。

在改進(jìn)創(chuàng)新層次，布置一項(xiàng)課后作業(yè)，設(shè)計一個在指定激勵和負(fù)載下具有最短延遲的反相器電路和版圖，完成各工藝角下的延遲仿真，通過DRC等規(guī)則檢查，提交作業(yè)報告。盡管在課堂上已經(jīng)設(shè)計分析了多種晶體管尺寸的反相器延遲，但對于指定的激勵和負(fù)載并非最優(yōu)設(shè)計。學(xué)生需要根據(jù)課堂討論和分析，利用理論指導(dǎo)設(shè)計，力爭進(jìn)一步降低延遲。教師通過批改作業(yè)，了解學(xué)生對晶體管理論知識和實(shí)踐技能的掌握情況，并在下一次課上總結(jié)分析學(xué)生使用的改進(jìn)方法，探討更多可能的改進(jìn)方式，鞏固教學(xué)成果。

結(jié)語

培養(yǎng)具有創(chuàng)新能力的高端集成電路設(shè)計人才是我國集成電路產(chǎn)業(yè)創(chuàng)新發(fā)展的關(guān)鍵。通過課前熟悉流程工具、課中開展歸納分析和課后作業(yè)改進(jìn)創(chuàng)新三個層次設(shè)計“VLSI設(shè)計”課程實(shí)踐教學(xué)模式，并融入理論分析和創(chuàng)新思考，使學(xué)生在熟練掌握全定制物理設(shè)計流程的同時建立探索創(chuàng)新的思維和追求極致性能的信念，為進(jìn)一步提高集成電路物理設(shè)計人才的培養(yǎng)質(zhì)量提供了有益參考。

參考文獻(xiàn)

［1］國務(wù)院.關(guān)于印發(fā)新時期促進(jìn)集成電路產(chǎn)業(yè)和軟件產(chǎn)業(yè)高質(zhì)量發(fā)展若干政策的通知：國發(fā)〔2020〕8號［A/OL］.（2020-07-27）［2022-12-21］.http：//www.gov.cn/gongbao/content/2020/content_5535318.htm.

［2］馬勝，沈立，王勇軍，等.新工科背景下集成電路設(shè)計人才培養(yǎng)的實(shí)踐教學(xué)體系建設(shè)探索［J］.實(shí)驗(yàn)室研究與探索，2022，41（1）：206-210.

［3］鄒志革，鄒雪城，雷鑑銘，等.集成電路設(shè)計與集成系統(tǒng)專業(yè)培養(yǎng)方案的研究：以華中科技大學(xué)為例［J］.教育教學(xué)論壇，2019（37）：62-65.

［4］馬馳遠(yuǎn)，陳海燕，劉勝.集成電路課程案例教學(xué)模式的探索與實(shí)踐［J］.電子電氣教學(xué)學(xué)報，2020，42（4）：8-11.

［5］劉有耀，杜慧敏，張麗果.集成電路設(shè)計與集成系統(tǒng)專業(yè)創(chuàng)新型人才培養(yǎng)的課程體系研究［J］.教育教學(xué)論壇，2015（35）：49-51.

［6］岳亞杰，楊慧晶，張宏國.集成電路設(shè)計與集成系統(tǒng)專業(yè)人才培養(yǎng)模式的探究［J］.黑龍江教育（高教研究與評估），2013（3）：62-63.

［7］前程無憂《2021年Q1“芯力量”（集成電路半導(dǎo)體）市場供需報告》.［EB/OL］.（2021-05-24）［2022-12-21］.https：//baijiahao.baidu.com/s？id=1700654000798484454&wfr=spider&for=pc.

［8］蔣華.地方高校電子信息類專業(yè)提升集成電路設(shè)計人才培養(yǎng)質(zhì)量的研究［J］.工業(yè)和信息化教育，2022（2）：33-36.

［9］李金城.集成電路設(shè)計專業(yè)本科人才培養(yǎng)方案探索［J］.電氣電子教學(xué)學(xué)報，2021，43（4）：13-15+88.

［10］李潤哲.集成電路設(shè)計應(yīng)用型人才的培養(yǎng)策略［J］.青年時代，2020（4）：177-178.

The Exploration on the Practical Teaching Mode for VLSI Design Course

CHI Ya-qing， CHEN Hai-yan， CHEN Jian-jun

（School of Computer Science， National University of Defense Technology， Changsha，

Hunan 410073， China）

Abstract： In view of the problem that the practical teaching of VLSI design course pays attention to the full custom physical design process and the related EDA tools， but lacks the application and innovation practice of advanced circuit and layout design， this paper puts forward three levels of practical teaching mode based on the process and tool learning before class， the induction and analysis in class， and the improvement and innovation in homework after class. The practical course of transistor design is taken as an example， expounding the practical ?method of the teaching mode mentioned above. This practical teaching mode enables students to master the full custom physical design process skillfully while cultivating the innovative thinking and the belief of pursuing the excellence， which provides a useful reference for further improving the quality of integrated circuit design talents.

Key words： VLSI design; practical teaching; full custom; physical design