基于高擺率誤差放大器的無片外電容LDO 設(shè)計

孫 帆,黃海波,王衛(wèi)華

(湖北汽車工業(yè)學(xué)院 電氣與信息工程學(xué)院,湖北 十堰 442002)

低壓差線性穩(wěn)壓器(LDO)作為一種能輸出低噪聲、低紋波電壓的電源管理模塊,在無線收發(fā)設(shè)備、便攜式電子設(shè)備、植入式醫(yī)療設(shè)備等對噪聲敏感的電子產(chǎn)品中有著廣泛的應(yīng)用[1-2]。傳統(tǒng)的LDO 在輸出端連接μF 量級的大電容可以確保在負(fù)載電流大小突變時系統(tǒng)具有良好的瞬態(tài)響應(yīng)性能;同時,大電容的寄生電阻引入一個零點,進(jìn)行頻率補償,以保持系統(tǒng)的穩(wěn)定性[3]。但是,大片外電容會占用較大的電路面積,不利于電子系統(tǒng)的集成化和微型化。無片外電容LDO 無論是用于片上系統(tǒng),還是作為分立器件使用,都能夠減小電路的面積和成本,成為LDO 發(fā)展的趨勢[4]。

無片外電容LDO 的主要設(shè)計難點是:不同負(fù)載電流下,系統(tǒng)的反饋環(huán)路要一直具有足夠的相位裕度;負(fù)載電流切換時,LDO 的輸出過沖和下沖電壓要足夠小,且在一定的時間內(nèi)電壓要恢復(fù)穩(wěn)定[5]。針對這些難點,研究者們提出了不同的設(shè)計方案[6-10]。文獻(xiàn)[6-7]采用增強型AB 源極跟隨器作為誤差放大器和功率管之間的緩沖級,可以保證LDO 的環(huán)路穩(wěn)定性,但是源極跟隨器的充放電能力較弱,LDO 的瞬態(tài)響應(yīng)性能較差。文獻(xiàn)[8]和[9]分別提出一種高擺率的AB 類誤差放大器,可以提高LDO 的瞬態(tài)響應(yīng)能力,但是最小負(fù)載電流值較大,且在輕載時的相位裕度較小,環(huán)路的穩(wěn)定性較差。文獻(xiàn)[10]采用基于反相器的軌至軌輸入運放作為誤差放大器的輸入級,以具有較大電流抽灌能力的信號瞬態(tài)電流升壓(Signal Transient Current Boosting,STCB)結(jié)構(gòu)作為誤差放大器的后級,來提升LDO 的瞬態(tài)響應(yīng)性能,但性能的改善效果并不顯著。

針對上述問題,本文提出一種基于AB 類誤差放大器的無片外電容LDO。采用跨導(dǎo)提高技術(shù),增大誤差放大器的動態(tài)輸出電流,提升誤差放大器的擺率。在誤差放大器的基礎(chǔ)上,通過電容將LDO 的輸出端耦合至誤差放大器中的電流鏡,構(gòu)造瞬態(tài)增強電路,進(jìn)一步提升LDO 的瞬態(tài)響應(yīng)性能。此瞬態(tài)增強電路結(jié)構(gòu)簡單,不消耗額外的靜態(tài)電流。同時,瞬態(tài)增強電路作為LDO 環(huán)路頻率補償結(jié)構(gòu)的一部分,通過密勒效應(yīng)拉開主次極點的距離,并引入兩個左半平面零點,使環(huán)路保持穩(wěn)定。此外,電路通過采樣負(fù)載電流為誤差放大器提供動態(tài)偏置,有效提高了瞬態(tài)響應(yīng)速度。

1 電路設(shè)計

1.1 無片外電容LDO 的系統(tǒng)結(jié)構(gòu)

本文提出的無片外電容LDO 的系統(tǒng)結(jié)構(gòu)圖如圖1所示。無片外電容LDO 主要包含五個部分:高擺率的AB 類誤差放大器(EA)、功率管MP、Rf1和Rf2組成的電阻分壓反饋網(wǎng)絡(luò)、Cf1和Cf2組成的瞬態(tài)增強電路、電流鏡結(jié)構(gòu)組成的動態(tài)偏置電路。本設(shè)計LDO 的EA由三級放大器構(gòu)成,其輸出端直接連接至功率管的柵極,利用AB 類EA 較大的拉灌電流對功率管的柵極大電容快速充放電,獲得較好的瞬態(tài)響應(yīng)性能。片外不接電容,Cp為片上寄生的負(fù)載電容。

圖1 無片外電容LDO 的系統(tǒng)結(jié)構(gòu)圖Fig.1 System structure diagram of the capacitor-free LDO

1.2 高擺率AB 類誤差放大器

本文的高擺率AB 類誤差放大器的電路圖如圖2所示。M1～M6 管構(gòu)成EA 的第一級,是傳統(tǒng)的雙端輸入、有源電流鏡作為負(fù)載的單級放大器,提供較高的電壓增益,降低LDO 的線性調(diào)整率和負(fù)載調(diào)整率。M7～ M14 管構(gòu)成EA 的第二級,采用跨導(dǎo)提高(Transconductance Boosting,TB)技術(shù),使誤差放大器能夠在較小的靜態(tài)電流下輸出較大的動態(tài)電流,不受靜態(tài)電流的限制[11]。M15～M16 管構(gòu)成EA 的第三級,為AB 類推挽輸出級,將兩條路徑輸出的動態(tài)電流進(jìn)行疊加,使EA 具有較大的擺率和輸出擺幅。

圖2 高擺率誤差放大器的電路圖Fig.2 Circuit diagram of high slew-rate error amplifier

誤差放大器的第二級電路中,M8、M13 管和M9、M12 管也構(gòu)成推挽輸出級,分別驅(qū)動M15 和M16 管的柵極,對電流信號進(jìn)行逐級放大,盡可能地提高EA的擺率。M9、M10 和M13、M14 為跨導(dǎo)提高結(jié)構(gòu),M9 和M13 管分別與二極管連接的M10、M14 管并聯(lián),可以增大節(jié)點V4和V5的輸出電阻;將電流信號轉(zhuǎn)換為電壓信號,使節(jié)點V4和V5有較大的電壓擺幅,分別控制M16 和M15 管的柵極,輸出較大的動態(tài)電流。

在圖2 中,設(shè)差分對管M3、M4 的差分輸入信號電壓為vin,從輸入端到節(jié)點V4和V5各有兩條小信號傳輸路徑,則節(jié)點V4和V5的小信號電壓分別為:

式中:gmi和roi分別為晶體管Mi的跨導(dǎo)和輸出電阻;vi為節(jié)點Vi的小信號電壓。由于1/gm10<<(ro9‖ro12),1/gm14<<(ro8‖ro13),則EA 的等效跨導(dǎo)近似為:

晶體管的跨導(dǎo)和過驅(qū)動電壓的關(guān)系為:

式中:ID為晶體管的漏級電流;VOV為過驅(qū)動電壓。在圖2 中,由于M5、M10、M11 和M14 管為二極管連接,則M5～ M10、M16 管的過驅(qū)動電壓近似相等,M11～M15 管的過驅(qū)動電壓也近似相等。在設(shè)計時,EA 的各支路電流取值滿足:

式中:IDi為晶體管Mi的漏級電流;N、K值均為晶體管寬長比的比值。此外,M5、M6 和M7 管的電流滿足ID5∶ID6∶ID7=M∶M∶1,M值也為晶體管寬長比的比值。則由式(3)、(4)和(5),誤差放大器的等效跨導(dǎo)可進(jìn)一步表示為:

由式(6)可知,在不增加EA 的靜態(tài)電流的情況下,適當(dāng)增加M9 和M10 管、M13 和M14 管的寬長比的比值K,可以增大誤差放大器的等效跨導(dǎo)。則在相同的差分輸入電壓下,輸出更大的動態(tài)電流,顯著提高誤差放大器的擺率,改善LDO 的瞬態(tài)響應(yīng)性能。

1.3 無片外電容LDO

本文設(shè)計的無片外電容LDO 的電路圖如圖3 所示。M1～M16 為采用跨導(dǎo)提高技術(shù)的誤差放大器,具有較高的擺率。但是由于EA 的帶寬有限,當(dāng)負(fù)載電流IL快速跳變時,系統(tǒng)的負(fù)反饋響應(yīng)需要一定的時間,MP 的柵極電容存儲的電荷不能得到快速的補充或泄放,造成LDO 的瞬態(tài)響應(yīng)性能較差[12]。

圖3 無片外電容LDO 的電路圖Fig.3 Circuit diagram of the capacitor-free LDO

因此,本文還通過另外兩種途徑提升LDO 的瞬態(tài)響應(yīng)性能:由電容Cf1和Cf2耦合EA 的電流鏡結(jié)構(gòu)組成的瞬態(tài)增強電路,以及由電流鏡采樣功率管漏級電流構(gòu)成的動態(tài)偏置電路。其中,Cf1和Cf2分別將LDO的輸出電壓Vout耦合至EA 內(nèi)部的鏡像管M5 和M11 的柵極。當(dāng)負(fù)載電流大小突變,由于環(huán)路帶寬有限而來不及響應(yīng)時,通過Cf1和Cf2的大信號傳輸路徑快速響應(yīng),對功率管的柵極快速充放電,減小過沖和下沖電壓。此瞬態(tài)增強電路僅由兩個耦合電容和EA 的內(nèi)部電路組成,結(jié)構(gòu)簡單,不消耗額外的靜態(tài)電流。

動態(tài)偏置電路由M17～M21 管構(gòu)成,M18 管按一定的比例復(fù)制功率管的漏級電流,通過電流鏡由M21管為EA 提供動態(tài)偏置電流。同時,M1 和M2 管復(fù)制電流源Ibias,為EA 提供靜態(tài)偏置電流。在負(fù)載電流為輕載時,EA 完全由M2 管提供靜態(tài)偏置電流。在重載時,MP 管工作于線性區(qū),造成系統(tǒng)環(huán)路的增益和帶寬降低。此時,M21 管為EA 提供較大的動態(tài)偏置電流,可以增大環(huán)路的增益和帶寬,并大幅度提高EA的動態(tài)輸出電流,改善LDO 的瞬態(tài)響應(yīng)性能[13]。

本文的LDO 是一個多零極點的系統(tǒng),LDO 的輸出級極點隨IL的變化在較大的頻率范圍內(nèi)移動。在輕載下,LDO 的等效輸出電阻較大,輸出級極點頻率較低,接近單位增益帶寬,很容易形成復(fù)數(shù)極點,使相位裕度急劇減小,可能造成系統(tǒng)不穩(wěn)定。故在V2節(jié)點添加由Cz和Rz串聯(lián)組成的補償網(wǎng)絡(luò),在MP 的柵極和LDO 的輸出端之間連接密勒電容Cm和調(diào)零電阻Rm,各引入一個左半平面零點,提高環(huán)路的相位裕度。

2 性能分析

2.1 LDO 的瞬態(tài)特性分析

本文沒有設(shè)計單獨的瞬態(tài)增強電路,而是在AB類EA 的基礎(chǔ)上,構(gòu)造電容耦合電流鏡的結(jié)構(gòu),改善LDO 的瞬態(tài)響應(yīng)性能。通過檢測LDO 輸出電壓的變化,改變電流鏡的偏壓,再利用EA 的推挽輸出級為功率管的柵極電容提供瞬時充放電電流,使輸出的過沖和下沖電壓盡可能小,穩(wěn)定時間盡可能短。

在負(fù)載電流由輕載跳變到重載時,由于功率管的柵極電壓不能突變,LDO 輸出下沖尖峰電壓[14]。Cf1和Cf2分別將下沖電壓耦合到M5 和M11 管的柵極,使節(jié)點V1和V3的電壓減小,從而使節(jié)點V4和V5的電壓增大,則M15 管的電流減小,M16 管的電流增大。EA 的推挽輸出級加快從MP 管的柵極泄放電荷,降低MP 管的柵極電壓,使LDO 的輸出電壓恢復(fù)穩(wěn)定。

同理,在負(fù)載電流由重載跳變到輕載時,LDO 輸出過沖尖峰電壓。Cf1和Cf2分別將過沖電壓耦合到M5和M11 管的柵極,使節(jié)點V1和V3的電壓增大,進(jìn)而使節(jié)點V4和V5的電壓減小,則M15 管的電流增大,M16 管的電流減小。EA 的推挽輸出級對MP 管的柵極電容充電,提高M(jìn)P 管的柵極電壓,使輸出過沖電壓減小至穩(wěn)定值。

2.2 LDO 的環(huán)路穩(wěn)定性分析

在分析系統(tǒng)的環(huán)路穩(wěn)定性時,忽略高頻極點,只考慮單位增益帶寬以內(nèi)和附近的極點,以降低傳遞函數(shù)的復(fù)雜度,且不影響分析的結(jié)果。本文的LDO 等效小信號結(jié)構(gòu)圖如圖4 所示,系統(tǒng)可以等效為三級放大器級聯(lián),且每一級放大器的增益都遠(yuǎn)大于1。由于功率管MP 的尺寸較大,其柵極寄生電容C6也較大,不能忽略,其他節(jié)點的寄生電容可以忽略。其中,第一級為EA 的第一級放大器,第二級為EA 的TB 級和推挽輸出級的級聯(lián),第三級為MP 管和等效輸出電阻構(gòu)成的放大器。在圖4 中,gma為V2節(jié)點至V6節(jié)點的等效跨導(dǎo),gmf為V3節(jié)點至V6節(jié)點的等效跨導(dǎo);Roi為Vi節(jié)點的等效電阻值,RL為LDO 輸出端的等效電阻值。

在圖4 中,等效跨導(dǎo)gma和gmf分別為:

圖4 無片外電容LDO 的等效小信號結(jié)構(gòu)圖Fig.4 Equivalent small signal structure diagram of the capacitor-free LDO

對圖4 中等效結(jié)構(gòu)的每個節(jié)點列方程,得到LDO環(huán)路從輸入到輸出的近似傳遞函數(shù)為:

在(9)式中,系統(tǒng)的直流增益和左半平面零極點、分母中二階函數(shù)的系數(shù)值分別為:

由式(9)～(19)可知,系統(tǒng)的直流增益為ADC,主極點頻率為ωp1,且Cf1除了作為瞬態(tài)增強電路的耦合電容之外,還作為拉開主極點和非主極點距離的密勒補償電容。系統(tǒng)環(huán)路的增益帶寬積,即單位增益帶寬為GBW=ADC·ωp1=gm3/Cf1,與電容值Cf1成反比。系統(tǒng)的傳遞函數(shù)有四個左半平面零點,其中,ωz1和ωz2分別為電容Cf1和Cf2耦合電流鏡引入的零點,ωz3為Rz和Cz串聯(lián)產(chǎn)生的零點;ωz4為MP 管、調(diào)零電阻Rm和電容Cm共同產(chǎn)生的零點,且電阻值滿足Rm>1/gmp,將零點ωz4由右半平面移至左半平面。傳遞函數(shù)的分母為五階函數(shù),包括三個左半平面極點和一個二階函數(shù)。

當(dāng)負(fù)載電流為輕載,即IL較小時,LDO 的輸出端等效電阻值RL較大,功率管的跨導(dǎo)gmp較小,則此時系數(shù)b的值較小,a的值較大;當(dāng)傳遞函數(shù)分母中的二階函數(shù)的系數(shù)滿足(b2-4a)<0 時,系統(tǒng)有一對復(fù)數(shù)極點。且gmp越小,二階函數(shù)的阻尼系數(shù)越小,會在GBW 附近產(chǎn)生增益幅值尖峰,相位裕度會迅速降低,可能造成環(huán)路的不穩(wěn)定。因此,IL有最小值的限制,本文取100 μA。此時,系統(tǒng)有四個零點、三個左半平面極點和一對復(fù)數(shù)極點。在本設(shè)計中,采用零點ωz1抵消極點ωp2,ωz2抵消一個復(fù)數(shù)極點,額外引入的兩個零點ωz3和ωz4共同抵消另一個復(fù)數(shù)極點的影響;而極點ωp3在GBW 之外,基本對穩(wěn)定性沒有影響。故GBW 以內(nèi)只有一個主極點ωp1,且復(fù)數(shù)極點對相位裕度的影響被零點抵消,系統(tǒng)能夠保持穩(wěn)定。

當(dāng)負(fù)載電流為重載時,則gmp的值非常大。此時,二階函數(shù)的系數(shù)滿足(b2-4a)>0,系統(tǒng)有兩個實數(shù)極點,且兩個實數(shù)極點的頻率較高,在GBW 以外,對環(huán)路的穩(wěn)定性沒有影響。同時,由于動態(tài)偏置電路的作用,誤差放大器各支路的電流增加,GBW 和零極點的頻率也相應(yīng)增加。此時,零點ωz1抵消極點ωp2,零點ωz2在GBW 附近,零點ωz3、ωz4和極點ωp3在GBW以外,GBW 以內(nèi)只有主極點,相位裕度接近90°。

3 仿真結(jié)果

本文的LDO 基于0.18 μm CMOS 工藝設(shè)計,并采用HSPICE 軟件進(jìn)行仿真驗證。LDO 的輸入電源電壓Vdd范圍為2.0～3.0 V,輸出電壓為1.8 V,負(fù)載電流IL的范圍為100 μA～100 mA。片外不接電容,仿真時的片上負(fù)載電容為50 pF。

在不同的工藝角(TT,FF,SS)下,分別仿真IL為100 μA 和100 mA 時LDO 的輸出電壓隨Vdd的變化曲線,結(jié)果如圖5 所示?？梢钥闯?在所有情況下,線性調(diào)整率均小于0.3 mV/V;最差情況為在SS 工藝角下,IL為100 mA 時,線性調(diào)整率為0.28 mV/V。

圖5 輸出電壓隨電源電壓的變化曲線Fig.5 The output voltage versus the supply voltage curves

在不同的工藝角(TT,FF,SS)下,分別仿真Vdd為2.0 V 和3.0 V 時LDO 的輸出電壓隨IL的變化曲線,結(jié)果如圖6 所示?？梢?Vdd為2.0 V 時,LDO 的負(fù)載調(diào)整率相對較差;最差情況為在SS 工藝角下,Vdd為2.0 V 時,負(fù)載調(diào)整率為1.89 μV/mA。

圖6 輸出電壓隨負(fù)載電流的變化曲線Fig.6 The output voltage versus the load current curves

在不同的Vdd(2.0 V,3.0 V)下,當(dāng)IL在100 μA和100 mA 之間跳變且跳變時間為0.5 μs 時,仿真LDO 的瞬態(tài)響應(yīng)曲線,結(jié)果如圖7 所示。由圖7 可看出,當(dāng)Vdd為2.0 V 時,輸出下沖電壓為90 mV,輸出過沖電壓為70 mV;Vdd為3.0 V 時,輸出下沖電壓為60 mV,輸出過沖電壓為50 mV。輸出下沖和過沖電壓的穩(wěn)定時間分別約為0.8 μs 和0.9 μs,都在1 μs 以內(nèi),LDO 具有較快的響應(yīng)速度。

圖7 (a)負(fù)載電流和(b)輸出電壓的瞬態(tài)響應(yīng)仿真曲線Fig.7 (a)Load current and (b)output voltage transient response simulation curves

在不同的Vdd(2.0 V,3.0 V)和IL(100 μA,100 mA)下,仿真LDO 環(huán)路的交流增益和相位曲線,結(jié)果如圖8 所示。由圖8 可知,當(dāng)Vdd為2.0 V,IL為100 mA 時,環(huán)路的低頻增益最小,為66.2 dB;當(dāng)Vdd為2.0 V,IL為100 μA 時,環(huán)路的相位裕度最小,為79°?？梢?隨著IL的增大,LDO 環(huán)路的低頻增益降低,但一直大于60 dB;在全負(fù)載電流范圍內(nèi),LDO環(huán)路保持穩(wěn)定。

圖8 LDO 環(huán)路的(a)增益曲線和(b)相位曲線Fig.8 (a) Gain curves and (b) phase curves of the LDO loop

圖9 為在不同的Vdd(2.0 V,3.0 V)和IL(100 μA,100 mA)下LDO 的電源抑制比(PSRR)仿真曲線。由圖9可知,當(dāng)Vdd為2.0 V,IL為100 μA 時,低頻下的PSRR為74.8 dB;IL為100 mA 時,低頻下的PSRR 為59.5 dB。

圖9 LDO 的PSRR 仿真曲線Fig.9 PSRR simulation curves of the LDO

表1 為本文與其他已發(fā)表文獻(xiàn)設(shè)計的無片外電容LDO 的主要性能參數(shù)對比。

表1 本文與其他已發(fā)表文獻(xiàn)的LDO 性能參數(shù)對比Tab.1 Performance parameters comparison of LDO in this paper with other published literatures

由表1 可看出,與文獻(xiàn)[9-10]和[15]相比,本文設(shè)計的LDO 具有更小的過沖和下沖電壓,負(fù)載瞬態(tài)響應(yīng)的穩(wěn)定時間更短,且靜態(tài)電流只比文獻(xiàn)[9]大。因此,本文設(shè)計的無片外電容LDO 具有較優(yōu)異的瞬態(tài)響應(yīng)性能。

4 結(jié)論

本文基于一種采用跨導(dǎo)提高技術(shù)的高擺率誤差放大器,設(shè)計了一種快速瞬態(tài)響應(yīng)的無片外電容LDO。在誤差放大器的基礎(chǔ)上,由電容耦合電流鏡構(gòu)造結(jié)構(gòu)簡單的瞬態(tài)增強電路,可以顯著改善LDO 的瞬態(tài)響應(yīng)特性,且環(huán)路保持穩(wěn)定;同時,為誤差放大器提供動態(tài)偏置電流,可以進(jìn)一步減小輸出過沖和下沖電壓,縮短穩(wěn)定時間。基于0.18 μm CMOS 工藝進(jìn)行設(shè)計和仿真,電路在全負(fù)載電流范圍內(nèi)保持穩(wěn)定,且負(fù)載電流在0.5 μs 內(nèi),在100 μA 和100 mA 之間跳變時,過沖和下沖電壓分別為70 mV 和90 mV,穩(wěn)定時間在1 μs 以內(nèi)。本文設(shè)計的LDO 在瞬態(tài)響應(yīng)和環(huán)路穩(wěn)定性方面的性能良好,可以為同類型無片外電容LDO 的研究和設(shè)計提供參考。