基于FPGA 的站臺(tái)門(mén)集成控制器的設(shè)計(jì)

李杰 崔健東

（1、今創(chuàng)集團(tuán)股份有限公司，江蘇 常州 213000 2、中車(chē)長(zhǎng)春軌道客車(chē)股份有限公司，吉林 長(zhǎng)春 130000）

為保證有效地將候車(chē)乘客與軌道隔離，且能節(jié)約空調(diào)通風(fēng)系統(tǒng)的電能消耗，需要將軌道交通站臺(tái)門(mén)系統(tǒng)安裝在地鐵等城市軌道交通站臺(tái)上。作為站臺(tái)上的關(guān)鍵部件，站臺(tái)門(mén)在車(chē)輛的運(yùn)營(yíng)過(guò)程中起著重要的作用，特別是站臺(tái)門(mén)的控制系統(tǒng)，無(wú)論其外部的信號(hào)錯(cuò)誤還是內(nèi)部元器件失效，都可能對(duì)車(chē)輛的運(yùn)營(yíng)秩序產(chǎn)生重大影響。到站時(shí)，站臺(tái)門(mén)如不能正常開(kāi)閉，會(huì)對(duì)乘客的上下車(chē)產(chǎn)生影響。在車(chē)輛行駛期間，站臺(tái)門(mén)更不能意外打開(kāi)，否則將嚴(yán)重威脅乘客的人身安全。為此，站臺(tái)門(mén)及其控制系統(tǒng)的設(shè)計(jì)研發(fā)已經(jīng)成為軌道交通設(shè)計(jì)的重要內(nèi)容[1-2]。

1 站臺(tái)門(mén)集成控制器結(jié)構(gòu)設(shè)計(jì)

為了盡可能壓縮系統(tǒng)冗余，本文提出了一款站臺(tái)門(mén)集成控制系統(tǒng)。系統(tǒng)將4 個(gè)單元的所有車(chē)門(mén)集成在一臺(tái)控制器內(nèi)完成。系統(tǒng)中，控制器檢測(cè)所有車(chē)輛和控制系統(tǒng)信號(hào)，對(duì)所有車(chē)門(mén)進(jìn)行控制，4 個(gè)單元門(mén)只有一臺(tái)控制器，不再需要多個(gè)控制器之間的數(shù)據(jù)通信。系統(tǒng)大大簡(jiǎn)化了信號(hào)檢測(cè)、數(shù)據(jù)通信和電機(jī)控制功能的實(shí)現(xiàn)，見(jiàn)圖1。

圖1 門(mén)控器系統(tǒng)結(jié)構(gòu)

單元門(mén)內(nèi)所有需檢測(cè)的信號(hào)和被控電機(jī)的數(shù)量較多，需要大量的硬件資源，這是系統(tǒng)設(shè)計(jì)中最主要的挑戰(zhàn)。當(dāng)前市場(chǎng)上的主流單片機(jī)無(wú)法提供如此規(guī)模的硬件資源，為此，本文中系統(tǒng)利用FPGA 實(shí)現(xiàn)信號(hào)采集和電機(jī)控制。

各控制板由微處理器、FPGA、若干直流無(wú)刷電機(jī)功率變換器、電機(jī)驅(qū)動(dòng)開(kāi)關(guān)陣列和電機(jī)驅(qū)動(dòng)電壓監(jiān)測(cè)電路構(gòu)成。其中微處理器響應(yīng)主控機(jī)的控制信號(hào)和控制指令，根據(jù)站臺(tái)門(mén)位置信息產(chǎn)生相應(yīng)的電機(jī)正轉(zhuǎn)、反轉(zhuǎn)以及速度控制信號(hào)；系統(tǒng)核心門(mén)控制和冗余依靠可靠性較高的FPGA 實(shí)現(xiàn)。FPGA 響應(yīng)開(kāi)關(guān)門(mén)和速度控制信號(hào)，結(jié)合電機(jī)轉(zhuǎn)子位置，根據(jù)直流無(wú)刷電機(jī)控制邏輯產(chǎn)生功率變換器各開(kāi)關(guān)管的通斷斬波控制信號(hào)；采用MOSFET 三相全橋結(jié)構(gòu)構(gòu)成功率變換器，利用自舉式電機(jī)控制芯片驅(qū)動(dòng)開(kāi)關(guān)MOSFET。

FPGA 承擔(dān)了門(mén)機(jī)構(gòu)的各項(xiàng)控制任務(wù)，其內(nèi)部利用VerilogHDL 實(shí)現(xiàn)所有工作模塊，見(jiàn)圖2。

圖2 FPGA 內(nèi)部軟件結(jié)構(gòu)

2 狀態(tài)控制

FPGA 的輸入信號(hào)包括：電機(jī)霍爾位置信號(hào)，電機(jī)過(guò)流信號(hào)以及各種本地、控制信號(hào)，根據(jù)這些信號(hào)的狀態(tài)控制門(mén)機(jī)構(gòu)的工作狀態(tài)。由此，F(xiàn)PGA 內(nèi)部實(shí)現(xiàn)了各個(gè)門(mén)機(jī)構(gòu)的狀態(tài)機(jī)，包括門(mén)鎖閉、正在開(kāi)門(mén)、正在關(guān)門(mén)、門(mén)全開(kāi)以及關(guān)門(mén)障礙等狀態(tài)，這些狀態(tài)之間根據(jù)控制信號(hào)、本地信號(hào)、電機(jī)過(guò)流信號(hào)和門(mén)位置實(shí)現(xiàn)狀態(tài)遷移，見(jiàn)圖3。

圖3 系統(tǒng)狀態(tài)機(jī)

對(duì)于這些開(kāi)關(guān)信號(hào)，F(xiàn)PGA 保持較高的采樣率，并進(jìn)行適當(dāng)?shù)南短幚硪垣@得盡可能高的系統(tǒng)可靠性。消抖邏輯為對(duì)輸入信號(hào)進(jìn)行連續(xù)檢測(cè)，當(dāng)輸入有效時(shí)對(duì)時(shí)鐘計(jì)數(shù)，無(wú)效時(shí)計(jì)數(shù)器清0。當(dāng)計(jì)數(shù)器計(jì)數(shù)值足夠大，也就是連續(xù)有足夠多的有效信號(hào)輸入時(shí)判定輸入信號(hào)有效。

各狀態(tài)下，控制器控制電機(jī)、門(mén)鎖執(zhí)行相應(yīng)動(dòng)作。正在開(kāi)門(mén)狀態(tài)和關(guān)門(mén)障礙反開(kāi)狀態(tài)下電機(jī)正轉(zhuǎn)，正在關(guān)門(mén)狀態(tài)下電機(jī)反轉(zhuǎn)，其它狀態(tài)電機(jī)停轉(zhuǎn)。門(mén)鎖閉狀態(tài)執(zhí)行鎖門(mén)動(dòng)作，門(mén)解鎖狀態(tài)執(zhí)行解鎖動(dòng)作，其它狀態(tài)下則保持門(mén)鎖狀態(tài)不變。

3 電機(jī)的控制與驅(qū)動(dòng)模塊

電控站臺(tái)門(mén)采用三相直流無(wú)刷電機(jī)實(shí)現(xiàn)門(mén)體的運(yùn)動(dòng)控制。電機(jī)需利用三相橋式電路進(jìn)行驅(qū)動(dòng)，同時(shí)利用霍爾傳感器檢測(cè)電機(jī)轉(zhuǎn)子位置，反饋至控制器。當(dāng)前我國(guó)地鐵列車(chē)包括每節(jié)車(chē)廂3 對(duì)和4 對(duì)車(chē)門(mén)兩類(lèi)結(jié)構(gòu)。本系統(tǒng)按照4 對(duì)車(chē)門(mén)進(jìn)行設(shè)計(jì)，即控制器需要4 組橋式電機(jī)驅(qū)動(dòng)電路，每組橋式電路包含3 路由兩支MOSFET 及相應(yīng)驅(qū)動(dòng)器構(gòu)成的橋臂電路。整體電路共需12路結(jié)構(gòu)、功能基本一致且相對(duì)獨(dú)立的橋臂電路。

圖4 給出了一路獨(dú)立橋臂電路，其中HIN、LIN 為橋臂上管、下管控制信號(hào)，經(jīng)利用自舉式電機(jī)控制芯片IRF2113 實(shí)現(xiàn)懸浮電平變換分別控制相應(yīng)MOSFET。

圖4 電機(jī)橋式驅(qū)動(dòng)電路

系統(tǒng)利用FPGA 建立相應(yīng)的相位控制邏輯，根據(jù)三相位置信號(hào)、正反轉(zhuǎn)和轉(zhuǎn)速控制信號(hào)以及各橋臂過(guò)流監(jiān)測(cè)信號(hào)的狀態(tài)產(chǎn)生各開(kāi)關(guān)控制信號(hào)。根據(jù)每個(gè)電機(jī)的120°霍爾傳感器輸出的三相位置信號(hào)可以得到相應(yīng)的上、下開(kāi)關(guān)管控制信號(hào)，其邏輯關(guān)系如表1 所示。

表1 電機(jī)相位控制邏輯

為保證IRF2113 自舉電路的正常工作，上管導(dǎo)通期間須進(jìn)行斬波控制，因此電機(jī)調(diào)速控制即采用PWM信號(hào)各上管進(jìn)行斬波。在對(duì)上管進(jìn)行斬波控制的同時(shí)，對(duì)下管進(jìn)行互補(bǔ)斬波控制，以提高電路效率。

由此可得FPGA 的輸出控制信號(hào)與霍爾信號(hào)、PWM信號(hào)之間的邏輯關(guān)系為：

HIN1 = H1 & (～H2) & qh;

LIN1 = ((～H1) & H2) | (H1 & (～H2) & ql);

HIN2 = H2 & (～H3) & qh;

LIN2 = ((～H2) & H3) | (H2 & (～H3) & ql);

HIN3 = H3 & (～H1) & qh;

LIN3 = ((～H3) & H1) | (H3 & (～H1) & ql);

進(jìn)一步結(jié)合電機(jī)過(guò)流信號(hào)，當(dāng)Io 信號(hào)為高時(shí)，控制邏輯即關(guān)閉PWM信號(hào)，所有橋臂的開(kāi)關(guān)電路斷開(kāi)，電機(jī)停轉(zhuǎn)。

4 門(mén)速度控制邏輯模塊

控制器根據(jù)預(yù)設(shè)的速度曲線控制電機(jī)的旋轉(zhuǎn)，速度跟蹤控制采用利用FPGA 實(shí)現(xiàn)的PI 算法。FPGA 內(nèi)部系統(tǒng)首先利用電機(jī)轉(zhuǎn)子信號(hào)測(cè)算出門(mén)的運(yùn)動(dòng)速度，代入PI 控制器，根據(jù)實(shí)測(cè)速度與給定曲線之間的偏差計(jì)算出相應(yīng)的PWM信號(hào)占空比。

FPGA 內(nèi)部系統(tǒng)以三相位置信號(hào)為時(shí)鐘閘門(mén)信號(hào)，利用定時(shí)器檢測(cè)閘門(mén)開(kāi)啟時(shí)間，取其倒數(shù)得到門(mén)運(yùn)動(dòng)速度。系統(tǒng)在捕獲三相位置信號(hào)的同時(shí)進(jìn)行加減計(jì)數(shù)，獲得門(mén)位置，并以此為依據(jù)查找速度曲線數(shù)據(jù)表得到給定速度。PI 控制器結(jié)構(gòu)如圖5所示[7]。

圖5 PI 控制器模塊

5 測(cè)試與試驗(yàn)

利用上面的設(shè)計(jì)，利用Xilinx 出品的xc3s500e 型FPGA 構(gòu)造了集成門(mén)控器，并對(duì)設(shè)計(jì)盡心各類(lèi)仿真實(shí)驗(yàn)。大時(shí)間尺度上霍爾位置信號(hào)與各輸出控制信號(hào)之間的對(duì)應(yīng)關(guān)系與設(shè)計(jì)一致。

針對(duì)門(mén)速度跟蹤PI 控制器，同樣針對(duì)上面的設(shè)計(jì)進(jìn)行了相應(yīng)的控制實(shí)驗(yàn)。

6 結(jié)論

本文給出了一種基于FPGA 的集成式站臺(tái)門(mén)門(mén)控器設(shè)計(jì)方案，4 個(gè)單元只需配置一臺(tái)門(mén)控器。控制器獲取列車(chē)控制信號(hào)以及各車(chē)門(mén)位置、電流信號(hào)，利用FPGA 實(shí)現(xiàn)車(chē)門(mén)的各種控制邏輯與算法。對(duì)所設(shè)計(jì)控制器的仿真與實(shí)驗(yàn)表明了該方案的正確性，與傳統(tǒng)分布式系統(tǒng)相比，集成控制器復(fù)雜度大幅降低，有利于降低成本，提高可靠性。