一種低交叉調(diào)整率的多路輸出正激變換器設(shè)計(jì)方法

程紅麗，田富濤，李 勇，

(1.西安科技大學(xué) 通信與信息工程學(xué)院，西安 710054；2.西安恒為電氣科技有限公司 ，西安 710100)

電子技術(shù)的飛速發(fā)展，促使開(kāi)關(guān)電源向高頻化、小型化、多路輸出方向發(fā)展[1-3]。由于正激變換器電路具有結(jié)構(gòu)簡(jiǎn)單，可靠性高等優(yōu)點(diǎn)[4-6]，被廣泛應(yīng)用于低壓大電流多路輸出的場(chǎng)合[7]，但多路輸出正激變換器存在交叉調(diào)整率問(wèn)題[8-9]，例如，三路輸出正激變換器，一路給大功率器件供電，其余兩路給數(shù)字電路供電，原邊開(kāi)關(guān)管的驅(qū)動(dòng)脈沖占空比主要由大功率輸出路決定，這會(huì)導(dǎo)致原邊開(kāi)關(guān)管占空比變化范圍較大，當(dāng)功率路需求功率變化時(shí)，驅(qū)動(dòng)脈沖占空比也會(huì)跟隨發(fā)生變化，直接影響數(shù)字電路供電不穩(wěn)，從而導(dǎo)致芯片不能正常工作。造成多路輸出正激變換器交叉調(diào)整率問(wèn)題的主要原因是副邊輸出功率不能合理控制以及輸出整流二極管的壓降不恒定[10]。大多數(shù)改善多路輸出開(kāi)關(guān)電源交叉調(diào)整率的控制策略需要分主輔路[11-13]，主輸出路采用閉環(huán)反饋控制，輔路開(kāi)環(huán)或權(quán)值低的閉環(huán)，當(dāng)主輸出路負(fù)載發(fā)生變化時(shí)，主路需求功率發(fā)生變化，閉環(huán)反饋使得原邊輸入功率變化,變壓器輸出到輔路的功率變化，但輔路需求功率不變，使得輔路輸出電壓偏離期望電壓，輔路交叉調(diào)整率變大，電壓精度變低[14]。

目前，改善多路輸出正激變換器交叉調(diào)整率的方法主要有：優(yōu)化變壓器[15]、加權(quán)反饋控制[16]、主輔路同步控制[17]等，這幾種控制策略都能夠在一定程度上改善交叉調(diào)整率；文獻(xiàn)[15]中提到的優(yōu)化變壓器方法，通過(guò)減少變壓器漏感來(lái)改善交叉調(diào)整率，但是改善效果有限；文獻(xiàn)[16]利用加權(quán)反饋控制將整體的交叉調(diào)整率重新分配，使得各輸出路交叉調(diào)整率得到一定的改善，但不能有效改善系統(tǒng)整體的交叉調(diào)整率；文獻(xiàn)[17]提出了一種主輔路同步控制法,系統(tǒng)根據(jù)各路輸出功率的大小判定主輔路，主路輸出采用PID[18]控制調(diào)節(jié)，而輔路輸出采用電壓閉環(huán)控制，由于輔路控制精度不高，導(dǎo)致交叉調(diào)整率不能進(jìn)一步改善。而功率分配控制策略[19]能從根本上改善多路輸出反激變換器的交叉調(diào)整率問(wèn)題，但反激變換器與正激變換器原理不同，功率分配控制策略不能直接應(yīng)用到多路輸出正激變換器拓?fù)鋄20-21]。為了從根本上改善多路輸出正激變換器的交叉調(diào)整率問(wèn)題，文中提出了一種適用于多路輸出正激變換器的目標(biāo)平均電流控制策略。并用該控制策略完成了某一軍品電源的設(shè)計(jì)，具體設(shè)計(jì)指標(biāo)為：1)輸入電壓范圍：48～72 V;2)輸出24 V/2 A、12 V/2 A和5 V/1A;3)交叉調(diào)整率小于2%；4)輸出電壓精度小于2%；5)負(fù)載調(diào)整率小于1.5%；6)電壓調(diào)整率小于1.5%。

1 電路組成及控制策略

1.1 電路組成

目標(biāo)平均電流控制的三路輸出正激變換器的電路原理，如圖1所示，在各輸出路的整流二極管和繞組之間串入了開(kāi)關(guān)管來(lái)控制輸出電流，避免正激變換器工作在斷續(xù)模式時(shí)，儲(chǔ)能電感電流降為零，輸出電壓等于儲(chǔ)能電感輸入電壓。

圖1中VS為輸入直流電壓，VOi(i=1,2,3)為輸出電壓，IOi(i=1,2,3) 為輸出電流，S1為原邊開(kāi)關(guān)管。SWi(i=1,2,3)為副邊開(kāi)關(guān)管,Dfi(i=1,2,3)為續(xù)流二極管，Dri(i=1,2,3)為整流二極管，Voni(i=1,2,3)為續(xù)流二極管Dfi陰極節(jié)點(diǎn)電壓，Li(i=1,2,3)為三路輸出的儲(chǔ)能電感，Ci(i=1,2,3)為三路輸出濾波電容，RLi(i=1,2,3)為三路輸出所接輸出路負(fù)載，W5為變壓器T1的磁復(fù)位繞組。

圖1 目標(biāo)平均電流控制的多路輸出正激變換器原理圖Fig. 1 Schematic diagram of multiple output forward converter controlled by target average current

1.2 目標(biāo)平均電流控制的原理

為了便于目標(biāo)平均電流控制，多路輸出正激變換器工作在斷續(xù)模式。當(dāng)輸入為直流電壓VS時(shí)，原邊開(kāi)關(guān)管S1和各輸出路整流管SWi同時(shí)導(dǎo)通，原邊輸入電流Ip和副邊儲(chǔ)能電感電流ILi波形如圖2所示，假設(shè)儲(chǔ)能電感電流IL1從0上升到ILm1時(shí)，VO1輸出路儲(chǔ)能電感平均電流IAV1等于目標(biāo)平均電流IE1, 副邊整流開(kāi)關(guān)管SW1截止，其導(dǎo)通時(shí)間為ton1,此時(shí)原邊電流Ip上升到Ipm1，原邊主開(kāi)關(guān)S1繼續(xù)導(dǎo)通，由于副邊整流開(kāi)關(guān)管SW1截止，副邊繞組W2上的電流變?yōu)榱悖斎腚娏鱅p從Ipm1迅速下降到Ipd1；由于其他兩路儲(chǔ)能電感電流繼續(xù)上升，輸入電流Ip從Ipd1再次開(kāi)始上升。

圖2 變壓器原邊電流Ip和副邊儲(chǔ)能電感電流ILi波形示意圖Fig. 2 Schematic diagram of the waveforms of transformer primary current Ip and secondary energy storage inductor current ILi

同理，VO2輸出路儲(chǔ)能電感電流IL2上升到ILm2時(shí)，其儲(chǔ)能電感平均電流IAV2等于目標(biāo)平均電流IE2，關(guān)斷整流開(kāi)關(guān)管SW2，其導(dǎo)通時(shí)間為ton2，此時(shí)原邊電流Ip上升至Ipm2；由于整流開(kāi)關(guān)管SW2截止，副邊繞組W3上的電流為0；原邊電流Ip從Ipm2迅速下降至Ipd2，由于VO3輸出路儲(chǔ)能電感電流繼續(xù)IL3上升，原邊電流Ip從Ipd2開(kāi)始上升。

當(dāng)VO3輸出路儲(chǔ)能電感電流IL3上升到ILm3時(shí)，其儲(chǔ)能電感平均電流IAV3等于目標(biāo)平均電流IE3，此時(shí)關(guān)斷整流開(kāi)關(guān)管SW3，其導(dǎo)通時(shí)間為ton3，由于副邊三路整流開(kāi)關(guān)管都已截止，此時(shí)應(yīng)關(guān)斷主開(kāi)關(guān)管S1，原邊電流Ip下降為零，讓正激變換器T1進(jìn)行磁復(fù)位。主開(kāi)關(guān)導(dǎo)通時(shí)間ts等于最后截止的整流開(kāi)關(guān)管導(dǎo)通時(shí)間ton3。為使得系統(tǒng)能正常磁復(fù)位，ts應(yīng)小于T/2。

1.3 整流開(kāi)關(guān)導(dǎo)通時(shí)間的計(jì)算

ARM對(duì)各路輸出電壓VOi(t)和輸出電流IOi(t)進(jìn)行實(shí)時(shí)采樣，計(jì)算出各路的實(shí)時(shí)負(fù)載RLi(t)為

(1)

由各路輸出期望電壓VEi(t) (i=1,2,3)，結(jié)合各路實(shí)時(shí)負(fù)載RLi(t)，計(jì)算出各輸出路目標(biāo)平均電流IEi(t) (i=1,2,3)為

(2)

由于多路輸出正激變換器工作在斷續(xù)模式，儲(chǔ)能電容Ci在一個(gè)周期內(nèi)平均電流為0，所以使儲(chǔ)能電感周期平均電流IAVi(i=1,2,3)等于目標(biāo)平均電流IEi，即實(shí)現(xiàn)輸出電壓的有效控制。

儲(chǔ)能電感峰值電流和平均電流，如圖3所示。通過(guò)能量面積法可以將儲(chǔ)能電感電流ILi(i=1,2,3)在儲(chǔ)能電感充放電時(shí)間tri(i=1,2,3)內(nèi)能量面積等效成儲(chǔ)能電感平均電流IAVi在周期時(shí)間T內(nèi)的能量面積[22-23]，如式(3)所示：

圖3 儲(chǔ)能電感峰值電流ILmi與平均電流IAVi示意圖Fig. 3 Schematic diagram of the peak current ILmi and the average current IAVi of the energy storage inductor

(3)

式中， 儲(chǔ)能電感充放電時(shí)間tri為儲(chǔ)能電感電流上升時(shí)間和下降時(shí)間之和，ILmi(i=1,2,3)為儲(chǔ)能電感的峰值電流。

根據(jù)伏秒平衡原理，儲(chǔ)能電感電流上升時(shí)間與峰值電流ILmi之間的關(guān)系為

(4)

式中，toni為第i路輸出整流開(kāi)關(guān)管的導(dǎo)通時(shí)間。

當(dāng)整流開(kāi)關(guān)管關(guān)斷時(shí)，儲(chǔ)能電感電流下降時(shí)間toffi與峰值電流ILmi之間的關(guān)系為

(5)

式中，toffi為第i路輸出儲(chǔ)能電感電流下降時(shí)間。

聯(lián)立式(4)和式(5)，可得第i路儲(chǔ)能電感充電時(shí)間與其放電時(shí)間的比例系數(shù)Ki(i=1,2,3)為

(6)

式中，ni(i=1,2,3)為變壓器匝比。

聯(lián)立式(3)和式(6)可得：

(7)

式中，T為開(kāi)關(guān)管周期。

根據(jù)目標(biāo)平均電流控制原理，將目標(biāo)平均電流IEi代入式(7)，并結(jié)合式(4)和式(6)可得：

(8)

獲得第i路輸出路整流開(kāi)關(guān)管的導(dǎo)通時(shí)間toni為

(9)

在實(shí)際電路中需要考慮二極管的管壓降和線路損耗影響，假設(shè)Vsr為主開(kāi)關(guān)管導(dǎo)通時(shí)的管壓降，VDri(i=1,2,3)為整流二極管Dri和整流開(kāi)關(guān)管SWi的總壓降，VDfi(i=1,2,3)為續(xù)流二極管Dfi和線路阻抗的總壓降?？捎?jì)算出第i路整流開(kāi)關(guān)管導(dǎo)通時(shí)，續(xù)流二極管Dfi的陰極節(jié)點(diǎn)電壓Voni為

Voni=(VS-Vsr)/ni-VDri。

(10)

由續(xù)流二極管的陰極節(jié)點(diǎn)電壓Voni，結(jié)合壓降VDfi和期望輸出電壓VEi，計(jì)算得到第i路整流開(kāi)關(guān)管導(dǎo)通時(shí)，儲(chǔ)能電感兩端的壓降VLi為

VLi=Voni-VEi-VDfi。

(11)

對(duì)式(9)進(jìn)行修正，結(jié)果為

(12)

2 電路與程序設(shè)計(jì)

為了驗(yàn)證上述理論分析的合理性，搭建實(shí)例樣機(jī)。實(shí)例樣機(jī)的輸入直流電壓VS為48～72 V，第1路輸出為24 V/2 Α,第2路輸出為12 V/2 Α，第3路輸出為5 V/1 Α。

2.1 硬件設(shè)計(jì)

硬件電路組成如圖1所示，對(duì)其中的正激變壓器參數(shù)、儲(chǔ)能電感參數(shù)、主開(kāi)關(guān)管驅(qū)動(dòng)電路、采樣電路進(jìn)行了詳細(xì)設(shè)計(jì)。

2.1.1 正激變壓器設(shè)計(jì)

正激變壓器開(kāi)關(guān)頻率為50 kHz，輸入功率最大為90 W。選取合適的磁芯型號(hào)，其材質(zhì)為PC40，規(guī)格為EE40，工作磁通密度ΔB=0.2T，磁芯截面積Ae=127.0 mm2。

為保證最小輸入電壓VS,min時(shí)，電路能正常工作，變壓器原邊繞組與副邊繞組的匝比ni為：n1=1.33,n2=2,n3=4,nr=1,其中nr是磁復(fù)位繞組與原邊繞組的匝比。

根據(jù)磁芯的參數(shù)計(jì)算出原邊繞組匝數(shù)Np為

(13)

式中，ton,max為正激變壓器能正常磁復(fù)位情況下的開(kāi)關(guān)管最大導(dǎo)通時(shí)間。

由式(13)求得原邊繞組匝數(shù)Np為16匝。由變壓器匝比ni與原邊匝數(shù)Np之間的關(guān)系，求得副邊繞組和磁復(fù)位繞組匝數(shù)為：NS1=12匝,NS2=8匝，NS3=4匝，Nr=16匝。

2.1.2 儲(chǔ)能電感設(shè)計(jì)

儲(chǔ)能電感Li(i=1,2,3)確保多路輸出正激變換器工作在斷續(xù)模式下，計(jì)算出臨界電感LCi(i=1,2,3)為

(14)

式中，IEi,max(i=1,2,3)為最大期望輸出電流，Vf為副邊整流管導(dǎo)通壓降。

儲(chǔ)能電感Li應(yīng)滿(mǎn)足輸入電壓為VS,min時(shí)，電路能夠滿(mǎn)載工作，此為最?lèi)毫忧闆r。計(jì)算出最?lèi)毫忧闆r下的最大電感峰值電流Ipi,max(i=1,2,3),最大峰值電流Ipi,max與最大期望輸出電流IEi,max之間的關(guān)系為

(15)

聯(lián)立式(6)和式(15)可得

(16)

由式(16)可獲得最大電感峰值電流Ipi,max為

(17)

最后，儲(chǔ)能電感Li須滿(mǎn)足在最?lèi)毫忧闆r下，導(dǎo)通時(shí)間toni≤toni,max時(shí)，儲(chǔ)能電感電流ILi能夠上升到Ipi,max。滿(mǎn)足其條件，得到儲(chǔ)能電感Li為

(18)

由式(18)可確定三路輸出儲(chǔ)能電感值Li分別為14 μH、23 μH和 25 μH。

2.1.3 主開(kāi)關(guān)驅(qū)動(dòng)電路和采樣電路設(shè)計(jì)

主開(kāi)關(guān)驅(qū)動(dòng)電路采用脈沖變壓器隔離驅(qū)動(dòng)[24]，如圖4所示，ARM產(chǎn)生的PWM波通過(guò)功率放大芯片MCP1402將高電平3.3 V,低電平0 V的脈沖波形，放大到高電平15 V，低電平0 V的脈沖波形，傳送到脈沖變壓器T2進(jìn)行隔離驅(qū)動(dòng)主開(kāi)關(guān)管。

圖4 主開(kāi)關(guān)驅(qū)動(dòng)電路Fig. 4 Main switch drive circuit

電壓采樣電路為分壓電阻采樣，如圖5(a)所示，電壓采樣電路采用千分之一精密電阻分壓和電壓跟隨器組成。電流采樣電路采用CSM003A霍爾電流隔離采樣芯片和外圍電路組成，如圖5(b)所示。CSM003A的采樣精度為±0.7%，精密電阻R7的取值與霍爾電流傳感器的匝數(shù)比以及ARM的端口安全電壓有關(guān)。

圖5 采樣電路Fig. 5 Sampling circuit

2.2 軟件設(shè)計(jì)

STM32F103C8T6是一款基于ARM內(nèi)核的微控制器，其ADC模塊分辨率為12位，ADC時(shí)鐘速率最大為14 MHz，具有16個(gè)外部通道，支持內(nèi)置多個(gè)定時(shí)器，能夠同時(shí)輸出多路PWM波。具有采樣精度高、內(nèi)置多個(gè)定時(shí)器、低功耗和DMA等特性，能夠滿(mǎn)足基于文中方法的多路輸出正激變換器的設(shè)計(jì)要求(ADC分辨率位數(shù)≥10；ADC時(shí)鐘頻率≥4 MHz；ADC通道數(shù)≥7；PWM輸出路數(shù)≥4)。

主函數(shù)的程序流程如圖6所示。系統(tǒng)初始化完成后，對(duì)輸入電壓VS(t)、輸出電壓VOi(t)和負(fù)載電流IOi(t)進(jìn)行實(shí)時(shí)采樣，通過(guò)式(1)和式(2)計(jì)算出三路的實(shí)時(shí)負(fù)載RLi(t)和目標(biāo)平均電流IEi，將參數(shù)導(dǎo)入式(12)計(jì)算出各輸出路整流開(kāi)關(guān)管的導(dǎo)通時(shí)間toni，其最大導(dǎo)通時(shí)間為tmax,主開(kāi)關(guān)導(dǎo)通時(shí)間ts等于tmax；由于正激變壓器有少量漏感和線路損耗無(wú)法避免，可以適當(dāng)調(diào)節(jié)開(kāi)關(guān)管導(dǎo)通時(shí)間toni，使得各路輸出電壓VOi更加趨近期望電壓VEi，更新PWM波占空比Di(i=1,2,3)，最后輸出PWM波控制開(kāi)關(guān)管的截止，實(shí)現(xiàn)各路輸出電流的合理控制，以及各路輸出電壓VOi等于期望電壓VEi。

圖6 主函數(shù)的程序流程圖Fig. 6 Program flow chart

3 實(shí)驗(yàn)結(jié)果測(cè)試

實(shí)驗(yàn)對(duì)各路輸出的交叉調(diào)整率和輸入電壓調(diào)整率等進(jìn)行了測(cè)試。

3.1 交叉調(diào)整率測(cè)試

設(shè)定輸入電壓VS為60 V時(shí),VO1輸出路帶載不變，改變VO2和VO3輸出路的負(fù)載值。觀察輸出電壓VO1的變化情況如表1所示。

表1 VO1隨VO2和VO3輸出路負(fù)載變化的測(cè)試結(jié)果

由表1結(jié)果可以獲得VO1輸出路的交叉調(diào)整率為1.5%。同理，可以獲得VO2受VO1和VO3輸出路負(fù)載變化影響的測(cè)試結(jié)果，實(shí)驗(yàn)數(shù)據(jù)如表2所示。

表2 VO2隨VO1和VO3輸出路負(fù)載變化的測(cè)試結(jié)果

由表2可以獲得VO2輸出路的交叉調(diào)整率為1.4%。同理，獲得VO3受VO1和VO2輸出路負(fù)載變化影響的測(cè)試值，實(shí)驗(yàn)數(shù)據(jù)如表3所示。

表3 VO3隨VO1和VO2輸出路負(fù)載變化的測(cè)試結(jié)果

由表3可以獲得VO3輸出路的交叉調(diào)整率為1.6 %。由表1、表2和表3可獲得各輸出路的交叉調(diào)整率不超過(guò)1.6%。將文中方法和參考文獻(xiàn)中提到的其他控制方法作了比較，結(jié)果如表4所示。

表4 幾種控制策略的交叉調(diào)整率對(duì)比

文中提出的目標(biāo)平均電流法改善效果優(yōu)于文獻(xiàn)[12]、文獻(xiàn)[13]、文獻(xiàn)[16]和文獻(xiàn)[17]，與文獻(xiàn)[19]改善效果相當(dāng)，但是輸出功率高于文獻(xiàn)[19]中實(shí)例，且測(cè)試時(shí)輸出功率變化值高于文獻(xiàn)[19]。

3.2 輸入電壓調(diào)整率測(cè)試

在三路輸出負(fù)載RLi不變的情況下，調(diào)節(jié)輸入電壓VS在48 ～72 V之間變化，得到三路輸出電壓VOi的變化情況，實(shí)驗(yàn)結(jié)果如表5所示。

表5 輸入電壓調(diào)整率測(cè)試結(jié)果

由表5中數(shù)據(jù)可以得出VO1、VO2和VO3的輸入電壓調(diào)整率分別為0.9%、1.1%和1.4%。

綜合以上測(cè)試數(shù)據(jù)可以得出，VO1的輸出電壓精度為1.5%，VO2的負(fù)載調(diào)整率為1.3%；VO2的輸出電壓精度為1.4%，VO3的負(fù)載調(diào)整率為1.2%；VO3的輸出電壓精度為1.6%，VO1的負(fù)載調(diào)整率為1.1%。

3.3 實(shí)驗(yàn)波形測(cè)試

在輸入電壓VS等于48 V的情況下，三路輸出VO1、VO2和VO3的負(fù)載分別為56 Ω、24 Ω和10 Ω時(shí)，分別對(duì)主開(kāi)關(guān)S1驅(qū)動(dòng)波形、三路整流開(kāi)關(guān)管SWi驅(qū)動(dòng)波形、儲(chǔ)能電感電流IL2波形和變壓器原邊電流Ip波形及輸出電壓VO2波形進(jìn)行測(cè)試。

3.3.1 開(kāi)關(guān)驅(qū)動(dòng)波形測(cè)試

通過(guò)式(12)，計(jì)算得到開(kāi)關(guān)管導(dǎo)通時(shí)間ton1為4.4 μs,ton2為5.6 μs,ton3為8.2 μs，主路開(kāi)關(guān)管導(dǎo)通時(shí)間ts為8.2 μs。測(cè)得主開(kāi)關(guān)管驅(qū)動(dòng)波形和三路整流開(kāi)關(guān)管驅(qū)動(dòng)波形如圖7所示。由圖7可知，整流開(kāi)關(guān)管Swi的驅(qū)動(dòng)波形分別為A、B、C，主開(kāi)關(guān)管S1的驅(qū)動(dòng)波形為D，可以測(cè)得整流開(kāi)關(guān)管的導(dǎo)通時(shí)間toni分別為4.4 μs、5.5 μs和8.2 μs，主開(kāi)關(guān)管導(dǎo)通時(shí)間ts為8.3 μs，與理論計(jì)算值基本一致。

圖7 四路開(kāi)關(guān)的驅(qū)動(dòng)實(shí)驗(yàn)波形Fig. 7 Switch drive waveform

3.3.2 電感電流和輸出電壓波形測(cè)試

以VO2輸出路為例，期望輸出電壓VE2為12 V,實(shí)驗(yàn)時(shí)接入實(shí)時(shí)負(fù)載24 Ω，目標(biāo)平均電流IE2為0.5 A。由式(12)計(jì)算出ton2的理論值為5.6 μs，將ton2的理論值代入公式(4)獲得儲(chǔ)能電感峰值電流ILm2的理論值約為2.2 A。

實(shí)驗(yàn)測(cè)得原邊輸入電流Ip、儲(chǔ)能電感電流IL2和輸出電壓VO2的波形分別如圖8中E、F、G所示,與理論分析波形基本一致。整流開(kāi)關(guān)管導(dǎo)通時(shí)間ton2為5.5 μs，儲(chǔ)能電感電流IL2的峰值為2.18 A，都與理論計(jì)算值基本相符。同時(shí)，由圖可測(cè)得輸出電壓VO2為11.96 V，與期望輸出電壓VE2也基本一致，可獲得較高的電壓精度。

圖8 Ip、 IL2和 VO2的實(shí)驗(yàn)波形Fig. 8 Waveforms of Ip, IL2 and VO2

4 結(jié)束語(yǔ)

文中提出了一種低交叉調(diào)整率的多路輸出正激變換器設(shè)計(jì)方法。由ARM根據(jù)硬件參數(shù)、實(shí)時(shí)輸入電壓、各路期望輸出電壓以及實(shí)時(shí)負(fù)載獲得主開(kāi)關(guān)和各路整流開(kāi)關(guān)的合理導(dǎo)通時(shí)間并加以控制，實(shí)現(xiàn)各路輸出電壓等于輸出期望電壓，有效解決了交叉調(diào)整率問(wèn)題。為使電路能在最?lèi)毫忧闆r下正常工作，詳細(xì)分析了儲(chǔ)能電感和正激變壓器的設(shè)計(jì)方法，在有效改善交叉調(diào)整率的基礎(chǔ)上，實(shí)現(xiàn)了較高的電壓精度。