一種用于優(yōu)化LC-DAB級(jí)聯(lián)系統(tǒng)穩(wěn)定性的 虛擬阻抗控制技術(shù)

周兵凱 楊曉峰 李繼成 農(nóng)仁飚 鄭瓊林

（北京交通大學(xué)電氣工程學(xué)院 北京 100044）

0 引言

雙有源橋（Dual-Active-Bridge, DAB）變換器具有高效率、能量雙向傳輸及電氣隔離等優(yōu)勢(shì)，近年來(lái)在直流電能傳輸及變換領(lǐng)域受到了廣泛的關(guān) 注[1-3]。此外，DAB變換器還主要被應(yīng)用于儲(chǔ)能設(shè)備、電動(dòng)汽車(chē)、光伏及能量路由器等場(chǎng)合[4-6]。為改善DAB變換器的抗干擾能力及輸入電流質(zhì)量，具有LC輸入濾波的DAB變換器（LC-DAB）級(jí)聯(lián)型拓?fù)浣陙?lái)受到了關(guān)注[7]。然而，LC-DAB級(jí)聯(lián)型系統(tǒng)較易出現(xiàn)振蕩和不穩(wěn)定問(wèn)題。鑒于LC濾波器自身所存在的特征諧振點(diǎn)及LC與DAB變換器阻抗之間的相互作用，易造成LC-DAB級(jí)聯(lián)系統(tǒng)的輸入電容電壓發(fā)生振蕩現(xiàn)象，且類(lèi)似的問(wèn)題也出現(xiàn)在其他直流和交流級(jí)聯(lián)系統(tǒng)中[8-11]，因此分析LC-DAB級(jí)聯(lián)系統(tǒng)的穩(wěn)定性尤為重要。

基于阻抗的穩(wěn)定性判據(jù)最早被R. D. Middlebrook提出，已成為分析級(jí)聯(lián)系統(tǒng)穩(wěn)定性的基礎(chǔ)之一[12]。然而，Middlebrook穩(wěn)定性判據(jù)相對(duì)保守，要求負(fù)載變換器的輸入阻抗在全頻率范圍內(nèi)均大于源變換器的輸出阻抗，在實(shí)際應(yīng)用中較為嚴(yán)苛。因此，相關(guān)學(xué)者提出了最小環(huán)路增益Tm的概念，即源變換器的輸出阻抗與負(fù)載變換器的輸入阻抗之比應(yīng)滿(mǎn)足奈奎斯特穩(wěn)定性判據(jù)[13-14]，以確保級(jí)聯(lián)系統(tǒng)的穩(wěn)定性。相關(guān)技術(shù)已經(jīng)被提出用于改善源變換器的輸出阻抗和負(fù)載變換器的輸入阻抗。目前的主要解決方案可分為無(wú)源阻尼方式和有源阻尼方式[15]兩大類(lèi)。

無(wú)源阻尼方式需在原來(lái)電路的基礎(chǔ)上增加一個(gè)或多個(gè)無(wú)源元件，如在直流母線(xiàn)濾波器側(cè)并聯(lián)電阻或電容用以改變?cè)醋儞Q器的阻抗[16]，然而這會(huì)增加額外成本和功率損耗。此外，由于電解電容預(yù)期壽命較短，所以在高可靠性應(yīng)用中需避免使用較大的電解電容[17]。

有源阻尼控制策略研究方面，文獻(xiàn)[18]通過(guò)在源和負(fù)載變換器之間引入緩沖變換器以?xún)?yōu)化輸入和輸出阻抗之間的相互影響，但需重新設(shè)計(jì)主電路，這對(duì)于模塊化設(shè)計(jì)的電路十分耗時(shí)。文獻(xiàn)[19-20]通過(guò)有源阻尼方法降低源變換器的輸出阻抗從而滿(mǎn)足基于阻抗模型的穩(wěn)定性判據(jù)，減小系統(tǒng)振蕩的同時(shí)增強(qiáng)了穩(wěn)定性。文獻(xiàn)[21]通過(guò)控制手段在負(fù)載變換器中添加虛擬電阻或電容器進(jìn)而改變負(fù)載變換器的輸入阻抗，使得系統(tǒng)重新恢復(fù)至穩(wěn)定狀態(tài)。但上述解決方案在LC-DAB級(jí)聯(lián)系統(tǒng)中的應(yīng)用少有文獻(xiàn) 研究。

為改善LC-DAB級(jí)聯(lián)系統(tǒng)的穩(wěn)定性，本文首先建立了DAB變換器狀態(tài)空間平均化小信號(hào)數(shù)學(xué)模型，并驗(yàn)證了所推導(dǎo)的閉環(huán)輸入阻抗模型的正確性?；诖耍治隽薒C-DAB級(jí)聯(lián)系統(tǒng)振蕩現(xiàn)象產(chǎn)生原因及LC濾波器參數(shù)對(duì)系統(tǒng)穩(wěn)定性的影響，分別提出了一種基于DAB變換器一次側(cè)電容電壓的并聯(lián)虛擬阻抗（Parallel Virtual Impedance, PVI）和一次電流的串聯(lián)虛擬阻抗（Series Virtual Impedance, SVI）控制策略。最終使得LC-DAB級(jí)聯(lián)系統(tǒng)在全功率范圍內(nèi)均無(wú)振蕩且能夠穩(wěn)定運(yùn)行，并通過(guò)實(shí)驗(yàn)對(duì)上述理論及控制進(jìn)行驗(yàn)證。

1 LC-DAB級(jí)聯(lián)系統(tǒng)

圖1為L(zhǎng)C-DAB級(jí)聯(lián)系統(tǒng)主電路拓?fù)?，與典型DAB變換器相比，在電源側(cè)串聯(lián)接入濾波電感Lf及內(nèi)阻Rf，與一次側(cè)電容Cf構(gòu)成二階LC低通濾波器，進(jìn)而形成級(jí)聯(lián)系統(tǒng)。前級(jí)為L(zhǎng)C濾波器，后級(jí)為DAB變換器，Uin與iin分別為電源電壓和LC-DAB的輸入電流。DAB變換器主要由兩個(gè)H橋（H1和H2）和隔離變壓器T組成。其中，一次側(cè)和二次側(cè)電容電壓分別為Udc和Uout。一次電流和二次電流分別為iLp和iLs。iL和iout分別為電感電流和負(fù)載電流，H1輸出電壓和H2輸入電壓分別為Uab和Ucd，一次側(cè)電容和二次側(cè)電容電流分別為iCf和iCout。規(guī)定圖1中箭頭方向?yàn)殡娏髡较颍琇為變壓器漏感和輔助電感之和，Cout為二次側(cè)電容，RL為負(fù)載等效電阻，變壓器電壓比為n。

圖1 LC-DAB拓?fù)?Fig.1 Topology of LC-DAB

由圖1可知，用以描述LC-DAB級(jí)聯(lián)系統(tǒng)的電路微分方程可分別表示為

DAB變換器在單移相（Single Phase Shift, SPS）控制下的工作波形如圖2所示，其中，定義Ths為半個(gè)開(kāi)關(guān)周期，D為H1與H2之間的移相比，0≤D≤1。

由圖2可知，在穩(wěn)態(tài)運(yùn)行工況下，DAB變換器的傳輸功率Pt與移相比D之間的關(guān)系[22]為

圖2 SPS控制下DAB變換器工作波形 Fig.2 Working waveforms of DAB converter under SPS control

其中

式中，fs為開(kāi)關(guān)頻率。

2 LC-DAB系統(tǒng)阻抗模型與穩(wěn)定性分析

2.1 DAB變換器平均化小信號(hào)阻抗模型

通過(guò)對(duì)DAB變換器一次電流iLp平均化，在一個(gè)開(kāi)關(guān)周期內(nèi)可得

同理，一個(gè)開(kāi)關(guān)周期內(nèi)，二次側(cè)平均輸出電流ILs可表示為

因此根據(jù)式（6）和式（7），可得到DAB變換器降階平均化模型的等效電路如圖3所示。

圖3 DAB變換器平均值模型等效電路 Fig.3 A verage model of DAB converter

同時(shí)將式（6）和式（7）分別進(jìn)行小擾動(dòng)和線(xiàn)性化得到DAB變換器的小信號(hào)數(shù)學(xué)模型為

可得到DAB變換器小信號(hào)模型的等效電路如圖4所示。

圖4 DAB變換器小信號(hào)模型等效電路 Fig.4 Small signal model of the DAB converter

根據(jù)圖4可得到DAB變換器的開(kāi)環(huán)小信號(hào)輸出阻抗ZoutDAB_OL(s)為

由此，可得DAB變換器的小信號(hào)模型控制框圖如圖5所示，圖中，GvDAB(s)為輸出電壓控制器，本文采用PI控制。

圖5 DAB變換器小信號(hào)模型控制框圖 Fig.5 Small signal model control block diagram of DAB converter

進(jìn)而可推導(dǎo)得出閉環(huán)控制下DAB變換器的輸入導(dǎo)納YinDAB_CL(s)為

其中

式中，Kp和Ki分別為PI控制器比例系數(shù)和積分系數(shù)。

由此可得到DAB變換器的閉環(huán)輸入阻抗ZinDAB_CL為

2.2 DAB阻抗模型驗(yàn)證

為驗(yàn)證所推導(dǎo)阻抗模型的正確性，本文采用測(cè)試信號(hào)法。通過(guò)在DAB變換器一次側(cè)電容電壓Udc側(cè)疊加小信號(hào)干擾源，測(cè)量一次電流iLp的小信號(hào)響應(yīng)，最后計(jì)算得到在各個(gè)頻率點(diǎn)的阻抗并與理論推導(dǎo)阻抗模型進(jìn)行對(duì)比。阻抗測(cè)量及LC-DAB級(jí)聯(lián)系統(tǒng)小信號(hào)簡(jiǎn)化電路如圖6所示。其中，阻抗測(cè)量電路如圖6a所示，LC-DAB級(jí)聯(lián)系統(tǒng)仿真參數(shù)見(jiàn) 表1。

圖6 阻抗測(cè)量及LC-DAB級(jí)聯(lián)系統(tǒng)小信號(hào)簡(jiǎn)化電路 Fig.6 Impedance measurement and LC-DAB cascaded system small signal simplification circuit

DAB變換器閉環(huán)輸入阻抗小信號(hào)模型與仿真測(cè)量阻抗特性曲線(xiàn)如圖7所示。實(shí)線(xiàn)為根據(jù)數(shù)學(xué)模型推導(dǎo)得到的理論分析值，米字狀為通過(guò)電路仿真所得到的輸入阻抗測(cè)量值，從圖中可知，仿真測(cè)試與理論分析結(jié)果基本一致。驗(yàn)證了所推導(dǎo)的輸入阻抗模型的正確性，對(duì)進(jìn)一步分析LC-DAB級(jí)聯(lián)系統(tǒng)的振蕩及穩(wěn)定性具有重要的指導(dǎo)意義。

表1 LC-DAB仿真參數(shù) Tab.1 The simulation parameters of LC-DAB

圖7 DAB變換器理論分析與仿真測(cè)量阻抗對(duì)比 Fig.7 Theoretical analysis and simulation measurement impedance comparison diagram of DAB converter

2.3 LC-DAB穩(wěn)定性分析

LC-DAB的穩(wěn)定性可根據(jù)級(jí)聯(lián)系統(tǒng)阻抗模型穩(wěn)定性判據(jù)進(jìn)行分析。當(dāng)源變換器為電壓控制時(shí)，阻抗比Tm可表示為T(mén)m=Zout/Zin；當(dāng)源變換器為電流控制時(shí)，Tm的表達(dá)式為T(mén)m=Zin/Zout。若Tm滿(mǎn)足奈奎斯特穩(wěn)定性判據(jù)，則級(jí)聯(lián)系統(tǒng)穩(wěn)定；否則級(jí)聯(lián)系統(tǒng)不穩(wěn)定。本文級(jí)聯(lián)系統(tǒng)小信號(hào)簡(jiǎn)化電路如圖6b所示，因此LC-DAB級(jí)聯(lián)型拓?fù)涞淖杩贡萒mDAB可表示為

式中，ZoutLC為L(zhǎng)C濾波器輸出阻抗，可根據(jù)式（1）和式（2）推導(dǎo)得出，有

同時(shí)可得到LC濾波器的諧振頻率fr可表示為

DAB變換器閉環(huán)輸入阻抗與LC濾波器輸出阻抗特性曲線(xiàn)如圖8所示。當(dāng)DAB變換器運(yùn)行在半載工況下時(shí)，輸入阻抗|ZinDAB_CL|恒大于LC輸出阻抗|ZoutLC|，兩者曲線(xiàn)完全分離不存在交截，因此在此運(yùn)行工況下級(jí)聯(lián)系統(tǒng)穩(wěn)定；但是當(dāng)運(yùn)行在全載工況下時(shí)，|ZinDAB_CL|減小并且與|ZoutLC|存在交叉，|ZoutLC|最大交叉點(diǎn)值所對(duì)應(yīng)頻率為L(zhǎng)C諧振頻率fr=35.58Hz；同時(shí)因?yàn)樵谧杩狗档慕徊娣秶鷥?nèi)，兩者相位差的絕對(duì)值恒大于180°，因此LC-DAB級(jí)聯(lián)系統(tǒng)在全載運(yùn)行工況下易發(fā)生振蕩及不穩(wěn)定。

圖8 LC-DAB級(jí)聯(lián)系統(tǒng)ZinDAB_CL與ZoutLC阻抗特性曲線(xiàn) Fig.8 Impedance characteristics of ZinDAB_CL and ZoutLC in the cascaded system of LC-DAB

同樣，根據(jù)阻抗比TmDAB可得到LC-DAB級(jí)聯(lián)系統(tǒng)的Nyquist曲線(xiàn)如圖9所示。當(dāng)LC-DAB運(yùn)行在半載工況下時(shí)，Nyquist曲線(xiàn)整體位于（?1, j0）點(diǎn)右側(cè)，未包圍（?1, j0）點(diǎn)，根據(jù)穩(wěn)定性判據(jù)可知級(jí)聯(lián)系統(tǒng)處于穩(wěn)定狀態(tài)。但是，當(dāng)LC-DAB運(yùn)行在全載工況下時(shí)，Nyquist曲線(xiàn)包圍了（?1, j0）點(diǎn)，因此級(jí)聯(lián)系統(tǒng)在全載運(yùn)行工況下會(huì)出現(xiàn)振蕩甚至發(fā)散。以上兩種分析方法均說(shuō)明了LC-DAB級(jí)聯(lián)系統(tǒng)在全載工況下運(yùn)行時(shí)易出現(xiàn)振蕩及不穩(wěn)定的問(wèn)題。

為解決上述振蕩及不穩(wěn)定問(wèn)題，首先分析了LC濾波器參數(shù)對(duì)LC-DAB系統(tǒng)穩(wěn)定性的影響。級(jí)聯(lián)系統(tǒng)隨著濾波電感Lf與濾波電容Cf變化的Nyquist曲線(xiàn)分別如圖10a和圖10b所示。由圖10a可知，隨著Lf的逐漸增加，Nyquist曲線(xiàn)越容易包圍（?1, j0）點(diǎn)，LC-DAB級(jí)聯(lián)系統(tǒng)越容易發(fā)生振蕩和不穩(wěn)定。 由圖10b可知，隨著Cf的逐漸增大，Nyquist曲線(xiàn)越遠(yuǎn)離（?1, j0）點(diǎn)，LC-DAB級(jí)聯(lián)系統(tǒng)越穩(wěn)定。

圖9 LC-DAB級(jí)聯(lián)系統(tǒng)Nyquist曲線(xiàn) Fig.9 Nyquist curves of LC-DAB cascaded system

圖10 不同參數(shù)下LC-DAB級(jí)聯(lián)系統(tǒng)Nyquist曲線(xiàn) Fig.10 Nyquist curves of LC-DAB cascaded system under different parameters

由此可知，在設(shè)計(jì)LC濾波器時(shí)，當(dāng)其截止頻率確定后，選取電感和電容參數(shù)時(shí)應(yīng)該在合適的范圍內(nèi)增加Cf、減小Lf，從而在硬件設(shè)計(jì)的源頭上降低LC-DAB級(jí)聯(lián)系統(tǒng)的振蕩并增強(qiáng)其穩(wěn)定性。

調(diào)整LC濾波器硬件參數(shù)的方法較為簡(jiǎn)單，但實(shí)際系統(tǒng)的實(shí)施難度大。另一種方式為采用優(yōu)化LC-DAB級(jí)聯(lián)系統(tǒng)控制環(huán)路的思路，使得在特定頻率范圍內(nèi)令輸入阻抗幅值增加（輸入導(dǎo)納減小），最終實(shí)現(xiàn)兩者阻抗幅值曲線(xiàn)完全分離，調(diào)節(jié)級(jí)聯(lián)系統(tǒng)重新恢復(fù)至穩(wěn)定狀態(tài)。此方案只需對(duì)系統(tǒng)的控制策略進(jìn)行優(yōu)化，并不需要硬件設(shè)備的更換，在具有更好經(jīng)濟(jì)性的同時(shí)提高了控制系統(tǒng)的靈活性。因此本文后續(xù)重點(diǎn)對(duì)其展開(kāi)研究和分析。

由圖8可知，級(jí)聯(lián)系統(tǒng)阻抗幅值特性曲線(xiàn)的交叉主要出現(xiàn)在中低頻范圍內(nèi)，故優(yōu)化DAB變換器中低頻段的輸入阻抗十分重要?？赏ㄟ^(guò)在原控制回路中增加一個(gè)前饋或者反饋路徑，因?yàn)榍梆伝蛘叻答伮窂娇梢苑謩e改變輸入阻抗的分母或分子?；谝陨纤悸罚疚姆謩e提出了PVI和SVI控制策略。

3 LC-DAB系統(tǒng)穩(wěn)定性?xún)?yōu)化

3.1 并聯(lián)虛擬阻抗控制

根據(jù)圖5所示的DAB變換器小信號(hào)模型控制框圖，可知從一次側(cè)電容電壓dc?u到一次電流存在兩條前饋路徑。若再增加一個(gè)前饋路徑，則可能在一定程度上減小YinDAB_CL(s)的幅度，從而增大輸入阻抗的幅值，使得與LC輸出阻抗幅值特性曲線(xiàn)完全分離。

LC-DAB級(jí)聯(lián)系統(tǒng)并聯(lián)虛擬阻抗控制策略如圖11所示，附加基于一次側(cè)電容電壓的PVI控制環(huán)被引入。其中，前饋控制器由Gpvir(s)表示，可得加入PVI之后的DAB變換器輸入導(dǎo)納Yinpvir_DAB_CL(s)可表示為

其中

圖11 LC-DAB級(jí)聯(lián)系統(tǒng)并聯(lián)虛擬阻抗控制策略 Fig.11 Parallel virtual impedance control strategy for LC-DAB cascaded system

式中，Ypvir_DAB(s)為與DAB變換器中YinDAB_CL(s)所并聯(lián)的等效虛擬導(dǎo)納。

因此可得到加入PVI控制環(huán)之后的DAB變換器輸入阻抗Zinpvir_DAB為

由圖8可知，ZoutLC的最大值出現(xiàn)在LC濾波器諧振頻率fr處，當(dāng)頻率超過(guò)fr時(shí)，LC濾波器輸出阻抗幅值開(kāi)始下降，最終將會(huì)保持在?20dB/dec的下降速度。然而DAB變換器輸入阻抗幅值在中高頻率（f≥1kHz）范圍內(nèi)以+20dB/dec上升，因此在高頻率范圍內(nèi)兩者阻抗值一定不會(huì)再次出現(xiàn)交叉，從而不會(huì)再次導(dǎo)致級(jí)聯(lián)系統(tǒng)的振蕩及不穩(wěn)定?？芍谥械皖l率范圍內(nèi)增加DAB變換器的輸入阻抗十分重要，使得兩者阻抗幅值曲線(xiàn)完全分離。因此可得在中低頻率范圍內(nèi)Ypvir_DAB(s)應(yīng)滿(mǎn)足

綜合考慮控制系統(tǒng)的復(fù)雜程度及數(shù)字芯片的處理能力，本文采用典型一階低通濾波器實(shí)現(xiàn)PVI控制器Gpvir(s)，具體表達(dá)式為

式中，Kpvir為PVI調(diào)節(jié)系數(shù)；ωpr為PVI低通濾波器截止角頻率。

由上述分析可得，加入PVI控制器之后，LC- DAB級(jí)聯(lián)系統(tǒng)阻抗特性曲線(xiàn)如圖12所示。當(dāng)Kpvir從0逐漸增加至0.12時(shí)，Zinpvir_DAB的阻抗特性曲線(xiàn)逐漸向上平移，阻抗幅值逐漸增加。當(dāng)Kpvir＞0.06時(shí)，輸入阻抗Zinpvir_DAB與LC輸出阻抗ZoutLC完全分離，系統(tǒng)振蕩消失且由不穩(wěn)定狀態(tài)重新恢復(fù)至穩(wěn)定。因此理論分析證明了本文所提出的PVI控制策略的有效性。

3.2 串聯(lián)虛擬阻抗控制

同理根據(jù)圖5所示的DAB變換器小信號(hào)模型，并且由第2.1節(jié)的分析可知，從一次側(cè)電容電壓到一次電流存在兩條前饋路徑。若再增加一個(gè)反饋路徑，則可能在一定程度上增加ZinDAB_CL的幅度，使得LC-DAB級(jí)聯(lián)系統(tǒng)的Nyquist曲線(xiàn)遠(yuǎn)離（?1, j0）點(diǎn)，從而降低系統(tǒng)振蕩并優(yōu)化其穩(wěn)定性。

圖12 LC-DAB級(jí)聯(lián)系統(tǒng)Zinpvir_DAB與ZoutLC的 阻抗特性曲線(xiàn) Fig.12 Impedance characteristics of Zinpvir_DAB and ZoutLC in the cascaded system of LC-DAB

LC-DAB級(jí)聯(lián)系統(tǒng)串聯(lián)虛擬阻抗控制策略如圖13所示，附加的基于一次電流的SVI控制環(huán)被引入。其中，反饋控制器由Gsvir(s)表示，可得加入SVI之 后的DAB變換器輸入阻抗Zinsvir_DAB_CL可表示為

其中

式中，Zsvir_DAB為與DAB變換器中ZinDAB_CL所串聯(lián)的等效虛擬阻抗。

圖13 LC-DAB級(jí)聯(lián)系統(tǒng)串聯(lián)虛擬阻抗控制策略 Fig.13 Series virtual impedance control strategy for LC-DAB cascaded system

類(lèi)似地，由前述分析可得在中低頻率范圍內(nèi)Zsvir_DAB應(yīng)滿(mǎn)足

同樣地，采用典型一階低通濾波器實(shí)現(xiàn)SVI控制器Gsvir(s)，具體表達(dá)式為

式中，Ksvir為SVI調(diào)節(jié)系數(shù)；ωsr為SVI低通濾波器截止角頻率。

由此可得加入SVI控制器之后，LC-DAB級(jí)聯(lián)系統(tǒng)的Nyquist曲線(xiàn)如圖14所示。當(dāng)Ksvir從0逐漸增加至1.2時(shí)，Nyquist曲線(xiàn)逐漸呈現(xiàn)從包圍（?1, j0）點(diǎn)向與（?1, j0）點(diǎn)完全分離的變化趨勢(shì)。當(dāng)Ksvir＞0.8時(shí)，Nyquist曲線(xiàn)完全不包圍（?1, j0）點(diǎn)，根據(jù)奈奎斯特系統(tǒng)穩(wěn)定性判據(jù)可知，LC-DAB級(jí)聯(lián)系統(tǒng)由不穩(wěn)定狀態(tài)重新恢復(fù)至穩(wěn)定。因此理論分析同樣證明了SVI控制策略的有效性。

圖14 不同SVI調(diào)節(jié)系數(shù)下的LC-DAB級(jí)聯(lián)系統(tǒng) Nyquist曲線(xiàn) Fig.14 Nyquist curves of LC-DAB cascaded system with different SVI adjustment factors

根據(jù)以上分析可知，兩種控制策略均能夠有效地調(diào)節(jié)DAB變換器的輸入阻抗，減小了LC-DAB級(jí)聯(lián)系統(tǒng)的振蕩并提升了其穩(wěn)定性。其中，兩種控制的不同之處為PVI控制需要一個(gè)額外的電壓傳感器測(cè)量DAB變換器的一次側(cè)電容電壓Udc，而SVI控制需要電流傳感器測(cè)量DAB一次電流iLp。下面分別對(duì)PVI和SVI控制進(jìn)行驗(yàn)證。

4 實(shí)驗(yàn)驗(yàn)證

為驗(yàn)證本文所提出的PVI和SVI控制策略的有效性，本文以TMS320F28335為主控芯片搭建了LC-DAB級(jí)聯(lián)系統(tǒng)小功率實(shí)驗(yàn)樣機(jī)。其中，實(shí)驗(yàn)參數(shù)與仿真參數(shù)一致，可見(jiàn)表1。

4.1 LC-DAB系統(tǒng)振蕩現(xiàn)象

當(dāng)LC-DAB系統(tǒng)輸入電壓Uin=55V，半載運(yùn)行（功率為150W）和全載運(yùn)行（功率為300W），在均未采用PVI和SVI控制策略時(shí)，電壓電流波形如圖15所示。

圖15 未采用PVI和SVI控制時(shí)，半載和全載工況下LC-DAB級(jí)聯(lián)系統(tǒng)電壓電流實(shí)驗(yàn)波形 Fig.15 Voltage and current experimental waveforms of LC-DAB cascaded system under half load and full load conditions without PVI and SVI control

由圖15a可知，當(dāng)未采用PVI和SVI控制，LC-DAB級(jí)聯(lián)系統(tǒng)在半載工況下運(yùn)行時(shí)，一次側(cè)電容電壓Udc、二次側(cè)電容電壓Uout及負(fù)載電流iout均保持恒定，并未出現(xiàn)振蕩不穩(wěn)定現(xiàn)象。但是當(dāng)運(yùn)行在全載工況下時(shí)，Udc出現(xiàn)振蕩，且振蕩頻率約為35.5Hz，和理論分析LC諧振頻率fr=35.58Hz基本一致，系統(tǒng)出現(xiàn)振蕩不穩(wěn)定現(xiàn)象。同前述對(duì)LC-DAB級(jí)聯(lián)系統(tǒng)的穩(wěn)定性分析相對(duì)應(yīng)，進(jìn)一步驗(yàn)證了理論分析的正確性。

4.2 PVI與SVI控制驗(yàn)證

加入PVI或SVI控制前后LC-DAB級(jí)聯(lián)系統(tǒng)電壓電流實(shí)驗(yàn)波形如圖16所示。輸入電壓Uin=55V時(shí)，LC-DAB級(jí)聯(lián)系統(tǒng)全載運(yùn)行，當(dāng)運(yùn)行至t1時(shí)刻，加入PVI控制，電壓電流波形如圖16a所示。同理可得在相同運(yùn)行工況下，當(dāng)運(yùn)行至t2時(shí)刻，加入SVI控制，電壓電流波形如圖16b所示。

圖16 加入PVI或SVI控制前后LC-DAB級(jí)聯(lián) 系統(tǒng)電壓電流實(shí)驗(yàn)波形 Fig.16 Voltage and current experimental waveforms of LC-DAB cascaded system before and after adding PVI or SVI control

由圖16a可知，在t1時(shí)刻前未加入PVI控制時(shí)，LC-DAB系統(tǒng)中電壓Udc發(fā)生振蕩。在t1時(shí)刻加入PVI控制后，可看出電壓和電流的振蕩完全被抑制，LC-DAB系統(tǒng)的穩(wěn)定性得到了改善；SVI控制加入前后的實(shí)驗(yàn)波形如圖16b所示，可知加入SVI控制后，電壓電流振蕩消失，系統(tǒng)逐漸調(diào)節(jié)至穩(wěn)定狀態(tài)。由此驗(yàn)證了本文所提PVI和SVI控制策略的有效性。

全載運(yùn)行條件下，典型DAB變換器與采用PVI和SVI控制的LC-DAB級(jí)聯(lián)系統(tǒng)的電壓電流波形如圖17所示，其中，iinacr為輸入電流iin的交流分量。

典型DAB變換器的電壓電流實(shí)驗(yàn)波形如圖17a所示，可知，DAB變換器電壓電流基本保持穩(wěn)定，但其輸入電流存在較大的波動(dòng)，電流峰峰值為1.50A，其方均根值為266mA。當(dāng)運(yùn)行在加入PVI控制的LC-DAB級(jí)聯(lián)系統(tǒng)時(shí)，可知系統(tǒng)電壓電流同樣保持恒定不變，但是輸入電流波動(dòng)明顯減小，電 流峰峰值為520mA，相比典型DAB變換器降低了65.33%，電流方均根值為53.1mA，較典型DAB變換器減小了80.04%。當(dāng)運(yùn)行在SVI控制時(shí)，DAB變換器輸入電流峰峰值為540mA，與典型DAB變換器相比減小64%，電流方均根值為56mA，較典型DAB變換器降低了78.94%。由以上分析可知，加入PVI或SVI控制的LC-DAB系統(tǒng)不但有效地減小了電流諧波進(jìn)入前級(jí)電源和后級(jí)DAB變換器，同時(shí)增強(qiáng)了LC-DAB系統(tǒng)的抗干擾能力。

圖17 典型DAB與LC-DAB級(jí)聯(lián)系統(tǒng)的 電壓電流實(shí)驗(yàn)波形 Fig.17 Voltage and current experimental waveforms of typical DAB and LC-DAB cascaded system

4.3 動(dòng)態(tài)特性對(duì)比實(shí)驗(yàn)

當(dāng)負(fù)載功率由全載切換至半載運(yùn)行一段時(shí)間后重新切換至全載。典型DAB變換器與LC-DAB級(jí)聯(lián)系統(tǒng)的電壓電流實(shí)驗(yàn)波形如圖18所示。

圖18 負(fù)載變化時(shí)典型DAB變換器與LC-DAB級(jí)聯(lián) 系統(tǒng)的電壓電流實(shí)驗(yàn)波形 Fig.18 Voltage and current experimental waveforms of typical DAB converter and LC-DAB cascaded system when load changes

由圖18可知，當(dāng)負(fù)載功率變化時(shí)，加入PVI或SVI控制策略的LC-DAB系統(tǒng)電壓電流始終能夠保持穩(wěn)定。并且當(dāng)負(fù)載功率突降時(shí)典型DAB變換器的輸出電壓動(dòng)態(tài)調(diào)節(jié)時(shí)間約為390ms，而在PVI控制下，LC-DAB系統(tǒng)輸出電壓調(diào)節(jié)時(shí)間約為350ms，較典型DAB變換器快40ms，同時(shí)在SVI控制下，調(diào)節(jié)時(shí)間為約375ms，較典型DAB變換器快15ms。當(dāng)負(fù)載功率突增時(shí)典型DAB變換器的輸出電壓動(dòng)態(tài)調(diào)節(jié)時(shí)間為490ms，而在PVI控制下時(shí)，調(diào)節(jié)時(shí)間約為370ms，較典型DAB變換器快120ms，在SVI控制下時(shí)，調(diào)節(jié)時(shí)間約為400ms，較典型DAB變換器快90ms。由此可得，加入PVI或SVI控制的LC-DAB系統(tǒng)不僅改善了輸入電流質(zhì)量，而且縮短了輸出電壓的動(dòng)態(tài)調(diào)節(jié)時(shí)間。

5 結(jié)論

本文通過(guò)對(duì)LC-DAB級(jí)聯(lián)系統(tǒng)小信號(hào)數(shù)學(xué)模型的推導(dǎo)，建立了阻抗模型并對(duì)其進(jìn)行驗(yàn)證。針對(duì)LC-DAB所出現(xiàn)的振蕩及穩(wěn)定性問(wèn)題，分別提出了PVI和SVI控制策略，理論分析和實(shí)驗(yàn)結(jié)果表明：

1）PVI和SVI控制策略的加入，優(yōu)化了DAB變換器的輸入阻抗，抑制LC-DAB級(jí)聯(lián)系統(tǒng)振蕩的同時(shí)增強(qiáng)了穩(wěn)定性。

2）引入PVI和SVI控制能有效改善LC-DAB級(jí)聯(lián)系統(tǒng)的輸入電流質(zhì)量，減小輸入電流的波動(dòng)范圍，進(jìn)而提高系統(tǒng)穩(wěn)定裕度。