漏壓對P-GaN HEMT導(dǎo)通電阻和閾值電壓的影響

劉 熙，葉星寧

(電子科技大學(xué) 電子科學(xué)與工程學(xué)院,四川 成都 610000)

在過去的十幾年里，GaN器件已經(jīng)成為半導(dǎo)體技術(shù)領(lǐng)域的研究熱點之一，具有很高的研究和應(yīng)用價值[1]。與傳統(tǒng)硅器件相比，GaN器件具有高擊穿電壓、低導(dǎo)通電阻(Ron)和快速開關(guān)速度的優(yōu)勢，但AlGaN/GaN HEMT(High Electron Mobility Transistor)會不可避免地受到電子陷阱的困擾[2-3]。陷阱引起的載流子俘獲和去俘獲過程會導(dǎo)致動態(tài)導(dǎo)通電阻[3]和閾值電壓(VTH)變化[4]，從而導(dǎo)致額外的傳導(dǎo)或開關(guān)損耗，甚至引起故障。因此，陷阱引起的穩(wěn)定性問題對于P-GaN HEMT尤為重要。過去的研究內(nèi)容[5-7]表明P-GaN HEMT閾值電壓VTH和導(dǎo)通電阻Ron存在不穩(wěn)定現(xiàn)象，但是關(guān)態(tài)下漏壓大小和施壓時間對閾值電壓和導(dǎo)通電阻的影響鮮有文獻(xiàn)報道。

本文選取兩種常用的GaN商用器件，首先對其結(jié)構(gòu)和原理進(jìn)行分析和介紹，然后給出閾值電壓VTH和導(dǎo)通電阻Ron的測試方法，對兩種器件的閾值電壓VTH和導(dǎo)通電阻Ron進(jìn)行測試和分析。結(jié)果表明，無P-GaN漏極結(jié)構(gòu)的器件只有導(dǎo)通電阻受漏極電壓和加壓時間影響較大；有P-GaN漏極結(jié)構(gòu)器件的閾值電壓受漏極電壓和加壓時間影響較大。

1 測試器件

由于異質(zhì)結(jié)特性，常規(guī)的Al-GaN/GaN HEMT為耗盡型器件，負(fù)壓關(guān)斷使得柵極驅(qū)動變得復(fù)雜，損耗也更大。GaN基場效應(yīng)管的閾值電壓調(diào)控一直是GaN領(lǐng)域的研究重點。以往實現(xiàn)器件增強型更多的是使用Cascode級聯(lián)技術(shù)[8]，也就是將耗盡型的GaN HEMT器件與增強型的Si器件級聯(lián)。目前，增強型GaN器件憑借結(jié)構(gòu)簡單、封裝體積小、寄生電感小等優(yōu)勢，正逐步取代Cascode型器件。本文選擇了兩種來自不同廠商的、常用的、較新推出的、不同結(jié)構(gòu)的E-mode GaN器件作為被測器件[9-10]。其室溫下關(guān)鍵參數(shù)如表1所示。

表1 測試器件參數(shù)

器件1和器件2的結(jié)構(gòu)如圖1所示。這兩款器件均為使用P-(Al)GaN Gate技術(shù)實現(xiàn)的增強型器件。測試器件在柵下區(qū)域的 AlGaN層表面和柵極金屬之間插入一層P-(Al)GaN層，插入的P-(Al)GaN層與其下方的AlGaN勢壘層形成PN結(jié)，內(nèi)建電場方向由勢壘層指向P-GaN層，抬高柵極下方的AlGaN勢壘層和GaN緩沖層能帶，耗盡該區(qū)域的二維電子氣，從而形成增強型器件[11-12]。

(a)

(b)圖1 兩款器件結(jié)構(gòu)圖(a)器件1結(jié)構(gòu)圖 (b)器件2結(jié)構(gòu)圖Figure 1. Structure of two devices(a)Structure diagram of device 1 (b) Structure diagram of device 2

器件1和器件2的區(qū)別在于器件1采用傳統(tǒng)漏極結(jié)構(gòu)而器件2漏極采用了P-GaN漏極結(jié)構(gòu)[13]。由于從柵極隧穿的電子被AlGaN勢壘層表面缺陷俘獲或者施加高VDS時溝道電子加速被表面缺陷俘獲導(dǎo)致電流崩塌，漏極結(jié)構(gòu)在施加較高漏壓時，可向器件注入空穴釋放被陷阱束縛的電子從而減小表面缺陷。

GaN器件中存在大量陷阱，陷阱中心的能級位于禁帶內(nèi)，通過發(fā)射和俘獲電子與導(dǎo)帶和價帶交換電荷。陷阱分為施主陷阱和受主陷阱：施主陷阱既可以呈陽性也可以呈中性。其在空狀態(tài)時呈陽性，可以俘獲電子或發(fā)射空穴，被電子填充后呈中性，可以發(fā)射電子或俘獲空穴；受主陷阱既可以呈陰性也可以呈中性。其在空狀態(tài)時呈電中性，可以俘獲電子或發(fā)射空穴，在被電子填充后呈陰性，可以發(fā)射電子或俘獲空穴[14]。電子和空穴的俘獲過程會對器件的導(dǎo)通電阻和閾值電壓產(chǎn)生影響。

導(dǎo)通電阻和閾值電壓是器件的兩大重要指標(biāo)。導(dǎo)通電阻變化可能導(dǎo)致器件功耗增大從而增大電路損耗，閾值電壓變化則可能導(dǎo)致器件容易擊穿，損壞器件進(jìn)而影響電路使用。因此為了研究P-GaN器件的可靠性，下面將對兩種P-GaN商用器件在不同偏置條件下的導(dǎo)通電阻和閾值電壓進(jìn)行測試分析。

2 測試原理

高場應(yīng)力下， 器件特性會隨高場應(yīng)力偏置電壓的增加和偏置時間的累積變化[15]。本次測試通過改變高場應(yīng)力偏置電壓和偏置時間，對P-GaN商用器件的導(dǎo)通電阻及閾值電壓進(jìn)行測試和分析。

圖2 測試過程波形示意圖Figure 2. Waveform diagram of test process

本文測試使用DTS1000進(jìn)行測試，測試過程如圖2所示。為了測試器件漏極電壓和偏置時間對導(dǎo)通電阻和閾值電壓的影響，選擇漏極電壓的變化范圍從10～600 V，步長10 V，施壓時間從1～9 s，步長1 s，每組測試選擇一個電壓值和施壓時間進(jìn)行測試。每組測試過程都包括以下階段：第一階段，測試器件處于關(guān)態(tài)，在測試器件漏端施加電壓VDS；第二階段，器件處于導(dǎo)通狀態(tài)，此階段進(jìn)行導(dǎo)通電阻Ron測試，測試時間為5 μs，此階段對器件施加一個固定的導(dǎo)通電流IDS1和柵極電壓VGS。VGS和IDS1數(shù)值來自器件的數(shù)據(jù)手冊；測試電路如圖3(a)所示；Ron由測得的電壓VDS除電流IDS1所得；第三階段，進(jìn)行閾值電壓VTH測試，測試時間為2.5 ms。此階段對器件施加固定的導(dǎo)通電流IDS2，測試電路如圖3(b)所示，柵端和漏端進(jìn)行短接。具體測試參數(shù)VGS、IDS1、IDS2如表2所示。

表2 測試具體參數(shù)

3 測試結(jié)果分析

3.1 器件1測試結(jié)果分析

3.1.1Ron測試結(jié)果分析

按照上述測試方法對器件1進(jìn)行測試，觀察導(dǎo)通電阻和閾值電壓的變化，導(dǎo)通電阻測試結(jié)果如圖4所示。由圖4可以看出，相比于室溫下器件1的導(dǎo)通電阻值54 mΩ，在不同漏壓下，器件1的導(dǎo)通電阻增長幅值從4～13 mΩ變化。對于一定的加壓時間，隨著電壓增大，器件的導(dǎo)通電阻呈現(xiàn)先增大后減小的變化趨勢，并且在300 V附近出現(xiàn)峰值。當(dāng)VDS<300 V時，器件尚未開啟，工作在高壓阻斷狀態(tài)，器件中的電子在柵漏之間的強場中獲得能量從而被激發(fā)，接著被AlGaN勢壘層表面的陷阱所俘獲。被俘獲的電子會在柵漏極之間的區(qū)域內(nèi)形成負(fù)電荷積累，部分耗盡了這一部分下方的二維電子氣，導(dǎo)通電阻增加[16]。當(dāng)VDS>300 V時，電壓足夠大，器件中的施主陷阱和受主陷阱都被填滿，開始進(jìn)行空穴的俘獲過程，溝道中二維電子氣的濃度增加，導(dǎo)通電阻減小。隨著加壓時間的增加，電阻逐漸增大。這是因為當(dāng)加壓時間增加時，陷阱俘獲更多電子，溝道中二維電子氣濃度降低，導(dǎo)通電阻增大。300 V之后隨時間的變化減小，因為俘獲空穴的過程較慢。

圖4 器件1的Ron測試結(jié)果Figure 4. Ron test results of device 1

3.1.2VTH測試結(jié)果分析

器件1的閾值電壓測試結(jié)果如圖5所示。由圖5可以看出，與室溫下不加壓的閾值電壓相比，器件1的閾值電壓稍有增加，但器件的閾值電壓隨漏極電壓大小變化和加壓時間增加無明顯變化。該結(jié)果表明增高電壓和增大加壓時間對柵極的影響很小，變化發(fā)生在AlGaN勢壘層表面，柵極下方只有少量電荷積累。

圖5 器件1的VTH測試結(jié)果Figure 5. VTH test results of device 1

3.2 器件2測試結(jié)果分析

3.2.1Ron測試結(jié)果分析

器件2的導(dǎo)通電阻測試結(jié)果如圖6所示，器件2導(dǎo)通電阻的變化幅值不超過2 mΩ，與器件1相比變化幅值小。隨著電壓增大，器件2的導(dǎo)通電阻呈現(xiàn)先減小后增大的趨勢，谷底出現(xiàn)在150 V。器件2采用P-GaN漏極結(jié)構(gòu)，減小了表面陷阱，當(dāng)VDS<70 V時，器件尚未開啟，工作在高壓阻斷狀態(tài)，P-GaN漏極結(jié)構(gòu)填滿了器件中的施主陷阱和受主陷阱。漏壓增加時，器件進(jìn)行空穴的俘獲過程，導(dǎo)通電阻降低。當(dāng)70 V250 V時，高電壓引起了更深能級的缺陷，電子被更深能級的缺陷俘獲，導(dǎo)通電阻逐漸增加。隨著加壓時間的增加，導(dǎo)通電阻的變化很小，這是因為GaN材料中空穴遷移率遠(yuǎn)小于電子遷移率，所以受漏極加壓時間影響較小。

圖6 器件2的Ron測試結(jié)果Figure 6. Ron test results of device 2

3.2.2VTH測試結(jié)果分析

圖7 器件2的VTH測試結(jié)果Figure 7. VTH test results of device 2

器件2的閾值電壓測試結(jié)果如圖7所示，由圖7可以看出，隨著電壓增加，器件2的閾值電壓變化幅度約為0.08 V，室溫下器件2的閾值電壓為1.924 V，漏壓的施加使器件的閾值電壓減小，對于一定的加壓時間，隨著電壓增大，器件的閾值電壓呈現(xiàn)先減小后增加的變化趨勢。當(dāng)VDS<50 V時，器件尚未開啟，工作在高壓阻斷狀態(tài)，器件此時進(jìn)行空穴的俘獲工作，柵極也進(jìn)行空穴的俘獲，閾值電壓減小。當(dāng)VDS>50 V時，高的漏極電壓引起了更深能級的缺陷，電子被深能級的缺陷俘獲，閾值電壓VTH增加。漏極加壓時間越短，陷阱俘獲的空穴越少，閾值電壓越大。

3.3 其他測試

隨著測試反復(fù)循環(huán)，器件承受電壓的時間也在增加，為了排除測試周期數(shù)增加的影響，對于同一電壓下導(dǎo)通電阻隨著加壓時間的變化進(jìn)行分析，對器件1額外進(jìn)行了兩組對比測試，一組VDS加固定電壓10 V，另一組VDS加固定電壓600 V，測試導(dǎo)通電阻隨著測試周期數(shù)變化，測試結(jié)果如圖8所示。

圖8 固定漏極電壓下器件1的Ron測試結(jié)果Figure 8. Ron test results of device 1 at a fixed drain voltage

由圖中可以看出，漏壓不變時，隨著測試過程的進(jìn)行，導(dǎo)通電阻增大，與電壓變化時導(dǎo)通電阻先增大后減小的趨勢不一致。固定電壓為600 V時，導(dǎo)通電阻增加了5 mΩ；固定電壓為10 V時，導(dǎo)通電阻增加0.4 mΩ。變化過程中時間的影響最多為5 mΩ，在測試中主要影響結(jié)果的還是加壓時間和漏壓。因此測試過程首尾不一致可能是由測試測試周期數(shù)增加導(dǎo)致的。

在本實驗中，除了漏壓，器件開關(guān)過程中產(chǎn)生的熱電子也可能是影響導(dǎo)通電阻的原因之一。為了排除熱電子的影響，進(jìn)行如下測試：器件1每次測試結(jié)束后靜置10 s。10 s后熱電子造成的影響基本恢復(fù)，結(jié)果如圖9中的曲線Ron(T2)。曲線與未靜置時的器件1導(dǎo)通電阻曲線Ron(T1)變化趨勢相似，熱電子效應(yīng)在本實驗中造成的影響可忽略，造成器件導(dǎo)通變化的主要原因是漏極電壓。

圖9 不同靜置條件下器件1導(dǎo)通電阻Ron測試結(jié)果Figure 9. Ron test results of device 1 under different static conditions

4 結(jié)束語

在實際應(yīng)用中，器件處于關(guān)閉狀態(tài)(柵極尚未開啟)時，高漏極偏壓是導(dǎo)致器件退化的主要原因之一。本文通過關(guān)態(tài)下漏壓偏壓應(yīng)力時間和電壓值進(jìn)行改變，分析漏極偏壓對器件的影響。測試結(jié)果表明，對于無P-GaN漏極結(jié)構(gòu)的器件來說，高漏壓使器件導(dǎo)通電阻變大，性能退化。在漏壓300 V左右，器件導(dǎo)通電阻退化最為嚴(yán)重，且隨著加壓時間增加，器件的導(dǎo)通電阻一直增大，長時間工作使得器件可靠性下降。對于有P-GaN漏極結(jié)構(gòu)來說，高漏壓使器件閾值電壓降低，且隨著漏壓增加閾值電壓增大逐漸逼近室溫下的閾值電壓。在漏壓50 V左右，器件的閾值電壓退化最為嚴(yán)重。因此，應(yīng)該根據(jù)應(yīng)用條件選擇合適器件，并且盡量使器件在合適的電壓條件下工作。