磁質(zhì)譜儀離子收集器數(shù)字化讀出系統(tǒng)的研制

佘乾順，蘇 弘,*，徐治國，趙祖龍，毛瑞士，柯建林

(1.中國科學院 近代物理研究所，甘肅 蘭州 730000； 2.中國科學院大學 核科學與技術學院，北京 100049； 3.中國工程物理研究院 核物理與化學研究所，四川 綿陽 621900)

質(zhì)譜分析法是根據(jù)帶電離子質(zhì)荷比(m/z)的不同而形成質(zhì)譜圖進而分析物質(zhì)成分構(gòu)成、原子質(zhì)量測定及發(fā)現(xiàn)穩(wěn)定同位素的方法[1]。該方法首先將待測物質(zhì)電離形成帶電離子，然后將離子加速并通過電場或磁場，根據(jù)不同質(zhì)荷比的離子運動徑跡不同而進行分離，分離后的離子依次進入離子收集器，經(jīng)采集和處理后即可繪制出質(zhì)譜圖，最后可根據(jù)質(zhì)譜圖對待測物質(zhì)的成分進行定性或定量分析[2]。質(zhì)譜分析法的特點是測試速度快、結(jié)果精確、樣品用量少、靈敏度高，能精確測定物質(zhì)組成成分的比值。質(zhì)譜分析技術已成為分析科學的重要組成部分，基于質(zhì)譜分析法的質(zhì)譜儀，已廣泛用于核科學[3]、地質(zhì)年代測定、同位素稀釋質(zhì)譜分析、同位素示蹤分析等[4]。

磁質(zhì)譜儀已經(jīng)歷數(shù)10年的發(fā)展，技術與性能不斷增強，應用也日趨廣泛，逐漸發(fā)展為一種常規(guī)的分析測試儀器。但目前中國的磁質(zhì)譜儀研發(fā)和制造技術還相對落后，原創(chuàng)性的能力更加薄弱，導致絕大部分均依賴于從國外進口。因此，開展磁質(zhì)譜儀相關技術的研究對提高我國質(zhì)譜儀器的制造技術具有重要的意義。本文針對一款新型磁質(zhì)譜儀的研發(fā)需求，開展測量與讀出電路的研究。由于磁質(zhì)譜儀中的離子收集器輸出的電荷信號十分微弱，而離子源的打火對微弱信號的處理會造成較大影響，這對數(shù)字化讀出系統(tǒng)的研制提出了較大挑戰(zhàn)。在充分研究磁質(zhì)譜儀的構(gòu)造和工作機理的基礎上，開展磁質(zhì)譜儀的高精度數(shù)字化讀出系統(tǒng)的研制，實現(xiàn)磁質(zhì)譜儀離子收集器輸出的418通道微弱電荷信號的測量與數(shù)字化處理，滿足離子束的質(zhì)譜測量需求。

1 磁質(zhì)譜儀

1.1 磁質(zhì)譜儀構(gòu)成

本文介紹的磁質(zhì)譜儀主要由離子源、預聚焦透鏡、磁分析器[7]、真空設備、控制系統(tǒng)[8]、電源設備、束流監(jiān)測設備、離子收集器及數(shù)字化讀出系統(tǒng)組成，主要用于對真空弧離子源引出的離子束成分和比例進行診斷，離子源、磁分析器和離子收集器為系統(tǒng)的核心。離子源是將待測樣品在高真空條件下進行離子化的裝置。這些帶電粒子在加速電場作用下獲取具有相同能量的平均動能而進入磁分析器。磁分析器是將同時進入的不同質(zhì)量的離子，按m/z大小進行分離的裝置[5]。分離后的離子依次進入離子收集器[6]，經(jīng)收集、放大、數(shù)字化和計算機處理后，繪出質(zhì)譜圖。

1.2 離子收集器

圖1 無死區(qū)法拉第筒陣列Fig.1 Faraday cup array with no dead zone

離子收集器置于磁分析器末端，為1個法拉第筒陣列探測器，用于探測離子的分布信息[9]。設計的無死區(qū)法拉第筒陣列如圖1所示，為消除探測器有效面積部分的探測死區(qū)，探測器探頭采用雙層PCB板重疊并增加底層條寬來設計。法拉第筒陣列由416個電極單元組成，每個電極條寬2.5 mm、高29 mm，相鄰電極條分布在不同的PCB疊層上，且交錯排布，使得電極間無死區(qū)。探測器總長度為1 040 mm，上、下各有1個長條電極，用于測量離子束是否偏離垂直位置，因此該法拉第筒陣列共包含418個信號輸出通道。

法拉第筒陣列單個電極收集得到的電荷信號非常微弱，需有良好的屏蔽來降低外界噪聲及干擾對信號的影響，這里選用屏蔽性能高達80 dB的多芯電纜和連接器將微弱電荷信號輸送到后端的數(shù)字化讀出系統(tǒng)。離子收集器在真空腔中的組裝如圖2所示，將每30個通道的信號通過1條屏蔽線纜引出，因此真空腔體上共放置14個信號輸出接口，單個通道輸出的電荷范圍為0.1～100 pC。

圖2 離子收集器組裝圖Fig.2 Assembled diagram of ion collector

2 數(shù)字化讀出系統(tǒng)設計

數(shù)字化讀出系統(tǒng)主要實現(xiàn)對法拉第筒陣列探測器的418通道的微弱電荷信號進行轉(zhuǎn)換、放大與采集，并將數(shù)據(jù)上傳到上位機進行顯示與存儲。數(shù)字化讀出系統(tǒng)的總體設計如圖3所示，主要包括前端處理電路與數(shù)據(jù)獲取模塊等，其中前端處理電路包括14塊前端積分電路板，將418通道的微弱電荷信號轉(zhuǎn)換為電壓信號，并做適量放大；數(shù)據(jù)獲取模塊主要采用商業(yè)化的CRIO組件構(gòu)成，CRIO組件通過以太網(wǎng)接口與遠程上位機進行數(shù)據(jù)交互。CRIO是美國國家儀器(NI)公司研制的一種可靈活配置的嵌入式系統(tǒng)，這里的CRIO組件包含了數(shù)據(jù)采集組件、數(shù)字接口組件、RS485通信組件和CRIO控制器。

總體設計思路是將418通道的微弱電荷信號通過14塊相同的前端積分板進行前端處理，每塊積分板包含30個處理通道，每個通道包含兩個處理量程(標識為A和B)，并可通過上位機任意控制選擇單個通道的處理量程。單塊前端積分板輸出兩路差分模擬電壓信號，單路輸出信號包含15個通道的串行電壓信號。14塊前端積分板中的其中1塊板輸出1路采集時鐘信號和1路采集觸發(fā)信號到CRIO的數(shù)字接口組件，用于控制數(shù)據(jù)采集模塊的數(shù)字化過程。CRIO數(shù)字接口組件接收磁質(zhì)譜儀離子源打火的觸發(fā)信號，延遲一定時間后輸出1路積分觸發(fā)信號，通過扇出板將積分觸發(fā)信號同步扇出為14路分發(fā)到14塊前端積分板中，該信號用于控制積分器的積分時長。CRIO的RS485通信組件輸出包含418通道的量程控制信號，通過扇出板將418通道的量程控制信號切分為14組對應分發(fā)到14塊前端積分板中，量程控制信號全部通過RS485接口進行傳輸。CRIO數(shù)據(jù)采集組件根據(jù)數(shù)字接口組件的采集觸發(fā)信號與采集時鐘信號將28路差分電壓信號進行模數(shù)轉(zhuǎn)換，對應得到418個通道的數(shù)據(jù)。

圖3 數(shù)字化讀出系統(tǒng)總體設計Fig.3 Overall design of digital readout system

2.1 前端積分板設計

前端積分板的電路設計如圖4所示，由門控積分電路、反相衰減電路、模擬多路復用電路、差分驅(qū)動電路、CPLD硬件電路及固件、光耦隔離電路等組成。門控積分電路將微弱電荷信號轉(zhuǎn)換為-10～0 V之間的電壓信號，再通過反相衰減電路將-10～0 V之間的電壓信號轉(zhuǎn)換到0～4 V之間，然后通過模擬多路復用電路將15個通道的并行信號轉(zhuǎn)換為串行信號依次輸出，最后通過差分驅(qū)動電路將0～4 V的單端串行電壓信號轉(zhuǎn)換為-4～4 V的差分電壓信號并輸出。每塊電路板包含30個處理通道，每個通道包含兩個處理量程，通過使用不同大小積分電容的門控積分器來實現(xiàn)，由外部上位機一對一控制單個通道對應門控積分器的工作狀態(tài)實現(xiàn)處理量程的選擇。每塊電路板包含兩路差分電壓輸出信號VO1、VO2，每路以串行方式輸出15個處理通道的信號，并輸出1路采集時鐘信號DAQ-sclk和1路采集觸發(fā)信號DAQ-trig，輸入1路控制積分器積分時長的積分觸發(fā)信號Trig-in，輸入1路30個通道量程的控制信號30bit_Ctrl(RS485串口)。為減少數(shù)字信號對前端微弱信號的干擾，將所有的控制信號先經(jīng)高速光耦隔離器件隔離后再對應去控制相應的器件。

門控積分器選用美國TI公司的一款低噪微弱電荷信號進入前端積分板，由上位機設置每個通道的量程A或B，來自上位機的418通道量程切換控制信號通過扇出板扇出并分發(fā)到各前端積分板，控制對應通道的量程控制開關SHAi(或SHBi)的導通或斷開。以下結(jié)合圖5所示的前端積分板工作時序進行工作流程的說明，假設前一個事件設置為某通道A量程檔工作，第二個事件設置為B量程檔工作。扇出板輸入的Trig-in信號控制積分時長，當Trig-in的上升沿到來時，SHAi開關閉合，SRAi開關斷開，SHBi開關斷開，SRBi開關閉合，積分器A開始正常工作，積分器B斷開并保持泄放狀態(tài)，微弱電荷信號在積分器的積分電容CAi上形成電壓信號VAi，而積分器B的輸出VBi一直為0。當Trig-in的下降沿到來時，SHAi開關斷開，SRAi開關繼續(xù)保持斷開狀態(tài)，SHBi開關閉合，SRBi開關閉合，積分器A停止工作并維持VAi的電壓供CRIO數(shù)據(jù)采集組件進行數(shù)字化，積分器B開始工作將不需要的輸入電荷信號進行泄放。同時發(fā)送采集觸發(fā)信號DAQ-trig和采集時鐘信號DAQ-sclk，當將15個通道的串行電壓信號采集完畢后，采集觸發(fā)信號DAQ-trig和采集時鐘信號DAQ-sclk均變成低電平，同時SHAi開關閉合，SRAi開關也閉合，SHBi和SRBi開關均保持閉合狀態(tài)，積分器A和B均進行泄放，以還原到初始狀態(tài)。通過30bit_Ctrl信號在第2次Trig-in上升沿來之前設置為量程B工作，其工作時序及流程與上面A量程檔工作類似，只是輸出的電壓信號為B積分器VBi，積分器A的輸出電壓VAi為0，其次在輸出串行電壓信號時，模擬多路復用器的地址選通控制信號也需對應30bit_Ctrl信號所選擇的相應量程的輸出通道。

圖4 前端積分板的電路設計Fig.4 Block diagram of front-end integration board

聲精密門控積分放大器IVC102U進行設計，低量程檔A使用1 pF的積分電容，高量程檔B使用5.6 pF的積分電容。反相衰減電路選用美國ADI公司的四通道精密高速運算放大器OP467進行設計。模擬多路復用電路選用美國ADI公司的32通道模擬多路復用器ADG732進行設計，將32路(S0～S31)輸入信號依次切換至公共輸出端。差分驅(qū)動電路選用美國ADI公司的低功耗高速差分驅(qū)動器AD8131進行設計。前端積分板中光耦隔離電路主要用于隔離控制器CPLD輸出的控制信號，包括3部分隔離電路：1) 控制器輸出用于控制60個門控積分器工作的兩類控制信號SR和SH，選用雙通道高速光耦器件HCPL-0531來設計；2) 控制器輸出用于控制CRIO數(shù)據(jù)采集組件數(shù)字化處理的采集觸發(fā)信號DAQ-sclk和采集時鐘信號DAQ-trig所需的兩路光耦隔離電路，選用高速的單通道光耦器件HCPL-0720來設計；3) 控制器輸出用于控制多路復用器選通地址的控制信號隔離電路，同樣采用高速光耦HCPL-0720來設計。前端積分板中的控制器選用美國ALTERA公司MAX II系列的CPLD器件EPM1270T144C5N進行設計，工作時鐘頻率為100 MHz。

圖5 前端積分板工作時序Fig.5 Working sequence of front-end integration board

2.2 扇出板設計

扇出板的電路設計如圖6所示，上位機通過CRIO組件發(fā)送418通道量程切換控制信號到扇出板，通道量程切換控制信號共有70個字節(jié)組成，扇出板對通道量程切換控制信號進行分發(fā)和扇出，以40 bit為一路(其中控制位30 bit)，共分發(fā)成14路，全部采用RS485總線進行通信，選用器件MAX490進行設計。將CRIO組件輸入的積分觸發(fā)信號Trig-in通過控制器CPLD扇出為14路同步輸出，扇出板控制器同樣選用CPLD器件EPM1270T144C5N來設計，工作時鐘頻率為100 MHz。

2.3 數(shù)據(jù)獲取模塊

數(shù)據(jù)獲取模塊主要采用商用的CRIO組件來搭建，CRIO將開放嵌入式架構(gòu)與C系列模塊進行融合，是一種由NI LabView驅(qū)動的可重配置I/O (RIO) 架構(gòu)。每個系統(tǒng)包含1個可編程的FPGA，用于自定義定時、觸發(fā)及處理一系列可用的模塊化I/O，可滿足任何嵌入式應用系統(tǒng)的需求。此外，用戶可采用LabView圖形化開發(fā)工具對CRIO進行按需編程，可廣泛應用于各類嵌入式控制和數(shù)據(jù)獲取系統(tǒng)。

圖6 扇出板設計圖Fig.6 Block diagram of fan-out board

數(shù)據(jù)獲取模塊使用的CRIO組件包括4種設備：1個控制器cRIO-9068，2個CRIO數(shù)據(jù)采集組件NI9220，1個CRIO數(shù)字I/O組件NI9402和1個RS485通信組件NI9871。cRIO-9068是一款適用于高級控制和監(jiān)控應用的嵌入式控制器，該控制器搭載FPGA和運行NI Linux Real-Time操作系統(tǒng)的實時處理器，可連接8個可熱插拔C系列I/O模塊至CRIO機箱來獲取各種測量或控制信號，還可通過兩個千兆以太網(wǎng)端口建立多個網(wǎng)絡連接。NI9220是一種模數(shù)轉(zhuǎn)換組件，包含16個差分輸入通道，每個通道均提供±10 V的測量范圍和16位的測量精度，因此前端積分板輸出的28個電壓通道共需兩個NI9220組件。NI9402為數(shù)字輸入/輸出模塊，具有4個數(shù)字I/O通道，輸入輸出類型為單端的LVTTL，最大電壓為5.25 V，最大的I/O通道切換頻率為16 MHz，最大傳播延遲時間為55 ns。NI9871為4端口RS485/RS422 C系列串行儀器控制模塊，串行端口可直接通過FPGA訪問，從而靈活地與串行設備進行通信。

3 數(shù)字化讀出系統(tǒng)性能測試

在實驗室條件下搭建的測試系統(tǒng)如圖7所示，利用安捷倫信號源模擬磁質(zhì)譜儀系統(tǒng)的離子源打火觸發(fā)信號，利用吉時利6221電流源模擬法拉第筒陣列探測器的輸出信號，通過扇出板中的代碼設置積分時長為500 μs，對該數(shù)字化讀出系統(tǒng)進行了性能測試。

圖7 實驗室測試系統(tǒng)框圖Fig.7 Block diagram of laboratory test system

經(jīng)測試該數(shù)字化讀出系統(tǒng)實現(xiàn)了0.1～120 pC范圍輸入電荷的測量，其中低量程檔A的測量范圍為0.1～10 pC，高量程檔B的測量范圍為5～120 pC。圖8為單通道雙量程非線性誤差測試結(jié)果，對數(shù)字化讀出系統(tǒng)的418個通道全部進行了測試和標定，其中高量程檔B的最大非線性誤差為0.33%，低量程檔A的最大非線性誤差為1.95%。

圖8 單通道雙量程線性誤差Fig.8 Linearity error of single channel with different ranges

將整個數(shù)字化讀出系統(tǒng)與磁質(zhì)譜儀真空腔輸出接口及離子源打火觸發(fā)信號對接后，對整個數(shù)字化讀出系統(tǒng)進行了現(xiàn)場應用測試，在遠程上位機中得到的質(zhì)譜圖如圖9所示，結(jié)果表明，該數(shù)字化讀出系統(tǒng)各模塊組件全部工作正常，并得到了滿足物理性能指標的離子束質(zhì)譜圖。

圖9 離子束質(zhì)譜圖Fig.9 Mass spectrometer of ion beam

4 結(jié)論

完成了該磁質(zhì)譜儀離子收集器數(shù)字化讀出系統(tǒng)的電路設計和工程化實現(xiàn)，并已投入實驗應用，較好地實現(xiàn)了對法拉第筒陣列探測器輸出的微弱電荷信號的數(shù)字化處理與讀出。針對離子收集器輸出的418通道微弱電荷信號，采用門控積分器的前端處理方法并結(jié)合模數(shù)轉(zhuǎn)換的數(shù)字化技術路線，實現(xiàn)了418通道0.1～120 pC范圍電荷信號的測量與讀出。為保證系統(tǒng)的測量精度，在微弱信號處理方面重點考慮了器件的選型、電路設計及采用大量的屏蔽措施。首先盡量選用低噪聲器件；其次對數(shù)字信號進行光耦隔離，進行了多層(14層)PCB板的設計，將敏感的微弱信號線布于兩層地平面之間加以屏蔽，并將模擬地與數(shù)字地、模擬電源與數(shù)字電源全部隔離設計；最后考慮外屏蔽措施，采用高性能的屏蔽連接器及屏蔽線纜，為電路板設計了屏蔽殼，并在殼體與蓋板之間增設鍍銀密封條。測試結(jié)果表明，該數(shù)字化讀出系統(tǒng)的主要指標非線性誤差好于原定的3.6%的設計指標，滿足了實驗與工程應用要求。