電路級模擬技術在SRAM型FPGA總劑量效應敏感性預測中的應用

郭紅霞， 丁李利， 范如玉， 姚志斌，羅尹虹， 張鳳祁， 張科營， 趙 雯

(西北核技術研究所, 西安 710024; 強脈沖輻射環(huán)境與效應國家重點實驗室, 西安 710024)

任何一個復雜系統(tǒng)總是由相對簡單的子系統(tǒng)組成的，全系統(tǒng)的功能是由這些子系統(tǒng)的功能來保證的，子系統(tǒng)的功能又是由組成子系統(tǒng)的單元器件的性能來實現的[1]。各個子系統(tǒng)的電離輻射響應范圍不一樣，導致整個系統(tǒng)受限于最薄弱單元電路的失效水平，本文通過數值模擬和試驗，分析研究了不同敏感單元電路的偏置及工作模式，預測了整個電子系統(tǒng)的抗電離輻射效應能力。

FPGA具有可靠性高、靈活性好、研制周期短等獨特的技術優(yōu)勢，廣泛地應用在衛(wèi)星系統(tǒng)中。同時，由于FPGA內部資源豐富、結構復雜、造價昂貴，單純通過實驗室模擬手段難以全面評估其抗輻射性能。FPGA的抗輻射性能預測技術已成為器件生產廠家與應用單位急需解決的關鍵技術。預測技術是通過一種方法和數值模擬軟件，依據FPGA的材料與結構工藝參數及輻射效應原理和損傷規(guī)律，根據少量的樣本試驗，以較高的科學置信度給出在已知輻射環(huán)境中FPGA的抗輻射能力。將一個FPGA芯片分解成若干個功能塊，每個功能塊又分解成若干個基本單元。研究這些基本單元的抗輻射性能和它們在整個電路中的作用，是預測技術研究的基礎。

針對總劑量效應，應用線性系統(tǒng)在輻照環(huán)境中性能裕度變窄的概念開展工作。首先對FPGA進行全面測試，找出最可能的失效模式，檢測出易損功能模塊；然后從FPGA中分離出該功能模塊進行隔離測試與分析，基于一定樣本量的單管總劑量試驗，對器件的損傷過程建立物理模型進行準確描述[2-3]；最后在已知模塊電路工作過程中各個子模塊相互關系的基礎上，自下而上分析電路功能隨累積吸收劑量的變化[4]。

通過研究，可以為器件的用戶方提供在一定輻射環(huán)境下的FPGA器件抗輻射能力閾值、裕量和不確定度。同時，通過模擬實驗和數值模擬相結合的手段，給器件研制方提供輻射損傷的薄弱環(huán)節(jié)以及敏感單元和路徑，提出加固措施，改善器件的抗輻射能力。研究工作的開展將對大規(guī)模集成電路抗輻射加固能力評估有很好的推動作用。

1 SRAM型FPGA總劑量效應實驗研究

對特征工藝尺寸為0.25 μm的30萬門SRAM型國產FPGA開展了總劑量試驗。輻照過程中，實時采集器件內核及I/O端口的電源電流。輻照到5×104rad(Si)后，每隔一定吸收劑量對器件進行重新寫入，驗證器件是否能正常配置，如圖1所示，配置失效的閾值<1×105rad(Si),約為7×104～8×104rad(Si)[5]。

(a) Current of core power supply

(b) Current of I/O power supply 圖1 FPGA電源電流隨吸收總劑量的變化情況Fig.1 Operating current of FPGA vs. total absorbed dose

器件在累積吸收劑量不斷增加的輻射環(huán)境中工作時，隨著工作時間的增加，器件受到的吸收劑量水平不斷增加，輻射損傷就逐漸地顯現出來，導致器件性能的特征參數改變，從而改變了器件乃至系統(tǒng)電路的工作狀態(tài)。當這種改變超過了允許的范圍時，器件或系統(tǒng)電路就無法正常工作，這體現為自下而上的制約關系。

該部分工作也可以描述為建立連接輻射環(huán)境下器件敏感參數變化與電路功能退化之間的性能通道。即首先構建引入吸收劑量與偏置條件的單管器件總劑量效應損傷模型，接下來代入待分析電路的網表中進行電路分析計算，通過電路仿真研究各個子電路模塊對總劑量效應的響應情況，最后利用仿真的結果就可以判定各個子模塊的總劑量效應敏感性，解析得到易損功能模塊的損傷機制。

通過分析全芯片總劑量輻照測試的結果與現象，可得到SRAM型FPGA最可能的失效模式及最敏感模塊電路。從實測結果可以看出，FPGA在總劑量效應作用下最易出現的失效表征是不能重新配置和無法完成上電初始化操作，而在上述功能失效發(fā)生時， FPGA中配置存儲器的數據存儲、讀出和編程所實現配置電路的輸出功能卻均保持正常。因此，FPGA上電啟動和配置過程的相關操作與所涉及電路是待分析的重點[6]。

圖2所示為待研究國產FPGA的上電啟動和配置流程圖?？梢詫⒄麄€流程劃分為4部分：1)上電復位或外部提供復位信號，清空配置存儲器和全局寄存器；2)下載碼流并寫入各配置存儲器，完成編程過程；3)判斷CRC校驗結果是否正常；4)啟動FPGA。各部分操作的正確與否可以通過查看狀態(tài)信號的變化加以判定，狀態(tài)信號包括INIT、GSR和Done信號。INIT信號在過程1)結束時被置高，而在過程3)出錯的情況下被重新置低；GSR為內部觸發(fā)器的全局復位信號，在整個過程2)被執(zhí)行時有效；Done信號用于表征整個重新配置過程的完成。總之，INIT信號出錯說明清空配置存儲器、全局寄存器的操作失敗或者CRC校驗出現錯誤，INIT信號正常而Done信號出錯則說明對內部觸發(fā)器進行全局復位時出現錯誤。

總之，FPGA不能重新配置的失效原因可以確定為對配置存儲器與全局寄存器進行復位時出現錯誤，對內部觸發(fā)器進行復位時出現錯誤或CRC校驗出現錯誤。與此相關的電路包括上電復位電路、全局寄存器復位操作相關電路、內部觸發(fā)器復位操作相關電路、CRC計算電路及CRC寄存器等。

根據全局芯片的總劑量輻照實驗已經篩選出了最可能失效的模塊電路，如圖3中用深色標注所示。下文將著重分析這些相關電路的正常工作表征和基本組成。

全局復位操作相關電路的正常工作表征是能夠產生上電復位信號，且對應的瞬時電流脈沖低于限值。其底層子電路包括POR上電復位電路、全局寄存器和配置存儲器。CRC校驗電路的正常工作表征是校驗最終結果全為 “0”，其底層子電路包括異或門、D觸發(fā)器、或非門和與非門等。邏輯單元電路CLB的正常工作表征是能夠實現運算并按照正常時序寫入輸出存儲值，其底層子電路包括LUT、D觸發(fā)器和傳輸管。配置存儲器讀寫電路的正常工作表征是能夠向特定地址SRAM單元寫入“0”、“1”值，并能夠從特定地址SRAM單元中讀取之前寫入的值，其底層子電路包含SRAM單元、譯碼器所需邏輯門、靈敏放大器和數據端輸入輸出轉換等。

最終得到的芯片系統(tǒng)層次劃分結果如圖4所示，共分為4個層次，模塊電路與組成模塊電路的子電路將是進一步分層計算評價時的重點研究對象。

圖2 SRAM型FPGA的上電啟動和配置流程圖Fig.2 Startup and configration of SRAM-based FPGA

圖3 SRAM型FPGA的工作流程及相關模塊電路Fig.3 Working procedure and related block circuits of SRAM-based FPGA

圖4 結合全局總劑量輻照實驗前期簡化后得到的芯片系統(tǒng)層次劃分結果Fig.4 Simplified hierarchical results of the chip system regarding to the early experiment of total dose irradiation

2 總劑量器件模型的構建

在生產了與FPGA相同工藝、具有不同寬長比的一定樣本量的nMOS與pMOS管的基礎之上，開展總劑量實驗并詳細測試特性曲線的變化。測試方案必須涵蓋器件模型的提取所要求的各種偏置條件，即在MOS晶體管的柵極、漏極、源極與襯底接觸間添加的是掃描式覆蓋型偏壓，這與常規(guī)總劑量實驗不同，大大增加了測試的復雜性。單管實驗得到的數據將用于構建總劑量輻射效應模型。

器件尺寸減小后，簡單地調整閾值電壓并不能表征單管的總劑量效應，厚的場氧隔離層(STI)俘獲過剩載流子產生的氧化層陷阱電荷和界面態(tài)陷阱后，引發(fā)明顯的漏電流增大現象，關斷電流大大增加，甚至可從原來的1×10-10A增加至1×10-5A。

圖5為Vds=0.1 V時，不同吸收劑量下的Ids-Vgs特性曲線的變化情況。

圖5 不同吸收劑量下的Ids-Vgs特性曲線Fig.5 Evolution of Ids-Vgs characteristics at various absorbed doses

可以看出，吸收劑量累積一定值后，器件的電學特性已經不再符合單個晶體管特性，nMOS管的泄漏電流值明顯增大[5]。所以，單純地修改閾值電壓并不能反映總劑量引入的影響。根據仿真結果，參考相關文獻資料，該部分采取在晶體管主電流通道上并聯(lián)一個隨偏置情況不同而變化的電流源，實現對泄漏電流的描述[6-7]，而閾值電壓和其他器件參數的變化，則通過模型提取軟件重新提取器件模型的方式獲取。

3 性能通道的構建

通過構建性能通道，可確定前期確定的各類可能失效模式的功能參數能夠在正常工作的范圍之內，當各個功能參數嚴格位于性能通道內部時，就可以判定系統(tǒng)工作正常。

數字電路可能的失效類型包括3種，分別是：1) 邏輯功能失效。邏輯“0”輸出低電平值VOL過大，導致后級電路將其甄別為邏輯“1”；邏輯“1”輸出高電平值VOH過小，導致后級電路將其甄別為邏輯“0”。2) 時序失效。針對時序電路而言，由于節(jié)點電容帶來時序延遲導致波形畸變，最終導致俘獲了錯誤的邏輯電平值。3) 電流失效。電路的功耗電流持續(xù)增大，超出了設定的限值。從總劑量輻照測試結果可以看出，當電路發(fā)生功能失效時，其功耗電流增長并不是非常明顯，所以可以排除電流失效的可能性。不管是邏輯功能失效還是時序失效，最終的失效表征都是俘獲了輸出錯誤的邏輯電平值。失效閾值的選取主要考慮的是后級電路的接受能力。

根據設定的閾值，首先確定子電路的正常工作范圍，包括：1) SRAM單元：能夠存儲高低電平(存儲靜態(tài)噪聲容限>0.1 V)，能夠正確讀出高低電平(讀出靜態(tài)噪聲容限>0.05 V)；2) 異或門：最劣輻照與測試偏置下(輻照雙端輸入分別為0,1，測試雙端輸入分別為1,0)能夠正常輸出高電平>1.04 V；3) 與非門：最劣輻照與測試偏置下(輻照雙端輸入全為高電平，測試雙端輸入全為低電平)能夠正常輸出高電平>1.04 V；4) LUT：最劣輻照與測試偏置下輸出高電平>1.04 V；5) 或非門：最劣輻照與測試偏置下(輻照雙端輸入全為高電平，測試雙端輸入全為低電平)能夠正常輸出高電平>1.04 V；

其次確定模塊電路的正常工作范圍，包括：1) 全局復位操作相關電路：上電復位信號能夠正常輸出(轉變點電壓<2.5 V)；全局復位時電流脈沖峰值<1 A；2) CRC校驗電路：CRC計算寄存器輸出至CRC寄存器后比較得到的高電平>1.04 V 。3) 邏輯單元電路CLB：最劣輻照與測試偏置下(測試時選中待輸出的CSRAM與輻照時不同)LUT輸出高電平>1.04 V；4) 配置存儲器電路：SRAM單元的讀出靜態(tài)噪聲容限值>0.1 V。

4 分層次仿真計算

通過電路仿真定量判斷各個子系統(tǒng)的性能參數是否位于所有定義的通道內，構建考慮總劑量效應的器件模型和完備的總劑量效應電路模擬方法[8]，見圖6。根據已經構建的考慮總劑量效應的單管模型，在已知單管模型中總劑量效應敏感參數分布形式的基礎上，獲取各電路系統(tǒng)的輸出功能參數值所對應的分布形式。首先在累積吸收劑量已設定的情況下，對器件的具體敏感參數進行MC抽樣，利用電路模擬工具定量計算每次抽樣下對應的電路功能參數輸出值，并且對n次抽樣得到的數值求取均值及其不確定度。

圖6 引入總劑量效應后的電路仿真示意圖Fig.6 Schematic of circuit simulation after introduction of total ionizing dose effects

5 X射線微束實驗

常用于器件輻射效應研究的地面微束模擬源可以分為重離子微束、激光微束和X射線微束。其中重離子微束和激光微束與單粒子效應研究相關，X射線微束與總劑量效應研究相關，X射線微束應用于集成電路總劑量效應研究越來越廣泛，原因在于待研究芯片中常常包含多種電路類型和不同的組成部分，全局輻照能夠得到的失效信息非常有限，不利于進一步開展損傷機制分析、敏感單元甄別和針對性的加固設計等研究。

微束試驗在北京同步輻射裝置----北京高能物理所正負電子對撞機產生的同步輻射光源上的X射線熒光分析實驗站進行，輻照環(huán)境為裝置提供的聚焦X射線束，束斑尺寸為20 μm×20 μm，光子能量為15 keV。輻照過程中可通過鋁箔屏蔽的方式調整束流強度。X射線經過鋁箔、束流監(jiān)測用探測器(電離室)、聚焦毛細管后入射到芯片表面，見圖7。

圖7 微束試驗平臺Fig.7 Setup of the X-ray microbeam test setup

依據全局輻照的測試結果可以看出，FPGA在總劑量效應作用下最易出現的失效表征是不能重新配置和無法完成上電初始化操作，上電啟動和配置過程的相關操作與所涉及的電路是待分析的重點。通過微束輻照手段，針對CLB、BRAM、IOB、POR和DLL進行了區(qū)域輻照，測試發(fā)現，POR模塊電路的部分區(qū)域受到輻照后，整個芯片發(fā)生了類似于全局輻照下SRAM型FPGA的總劑量效應的失效現象，由此可以推斷，POR模塊電路是整個芯片的總劑量效應的薄弱環(huán)節(jié)，在加固設計中需要進行重點防護。

利用X射線微束輻照測試方法，通過對SRAM型FPGA的不同模塊電路進行分區(qū)域輻照，發(fā)現國產FPGA最易發(fā)生的總劑量效應失效模式是進行全局操作時對應的電流失效，引發(fā)失效的位置為POR模塊電路。該結論解釋了全局輻照失效現象中的不能重新配置和無法上電復位兩類失效表征。

6 結論

以SRAM型FPGA的總劑量效應為例，建立了大規(guī)模集成電路抗輻射性能預測技術。編制了針對單管和單元電路的總劑量效應模擬計算程序，實現了對SRAM型FPGA從單管到功能模塊的總劑量效應輻射損傷數值模擬。基于對輻射損傷機理的認識與對輻射損傷模型的分析，建立了單管總劑量效應損傷敏感參數的提取方法，利用輻照實驗對模型進行了驗證和確認。構建了SRAM型FPGA的總劑量效應敏感參數性能通道，給出了各個功能模塊在不同累積吸收劑量下，敏感參數的閾值、裕量及其不確定度分布。

[1]賴祖武. 抗輻射電子學: 輻射效應及加固原理[M]. 北京： 國防工業(yè)出版社, 1998: 48-56. (LAI Zu-wu. Anti-Radiation Electronics: The Principle of Radiation and Hardening[M]. Beijing: National Denfense Industry Press, 1998: 48-56.)

[2]趙雯, 郭紅霞, 何寶平, 等. 運算放大器總劑量輻射效應的PSPICE模擬計算[J]. 核電子與探測技術, 2010, 30(10): 1 296-1 301.(ZHAO Wen, GUO Hong-xia, HE Bao-ping, et al. Simulation by PSPICE for the total radiation dose effects of operational amplifiers[J]. Nuclear Electronics & Detection Technology, 2010, 30(10): 1 296-1 301.)

[3]孟志琴, 郝躍, 唐瑜, 等. 深亞微米 nMOSFET 器件的總劑量電離輻射效應[J]. 半導體學報, 2007, 28(2): 241-245. (MENG Zhi-qin, HAO Yue, TANG Yu, et al. Total ionizing dose effects of deep submicron nMOSFET devices[J]. Chinese Journal of Semiconductors, 2007, 28(2): 241-245.)

[4]呂蔭學, 劉夢新, 羅家俊, 等. 輻照加固的500 MHz鎖相環(huán)設計[J]. 半導體技術, 2011, 36(1): 49-54.( LYU Yin-xue, LIU Meng-xin, LUO Jia-jun, et al. Design of radiaiton hardened 500 MHz phase-locked loop [J]. Semiconductor Technology, 2011, 36(1): 49-54.)

[5]DING L L, GUO H X, CHEN W, et al. Development of TID-aware MOSFET model and its application[C]// RADECS, 2010.

[6]MIKKOLA E O, VERMEIRE B, PARKS H G. VHDL-AMS modeling of total ionizing dose radiation effects on CMOS mixed signal circuits[J]. IEEE Trans Nucl Sci, 2007, 54(4): 929-934.

[7]BROTHERS C P, PUGH R D. Simulating total-dose and dose-rate effects on digital microelectronics timing delays using VHDL[J]. IEEE Trans Nucl Sci, 1995, 42 (6): 1 628-1 635.

[8]TU R, LUM G, PAVAN P, et al. Simulating total-dose radiation effects on circuit behavior[C]// IEEE 32nd International Reliability Physics Symposium, 1994: 344-350.