基于RTD和HEMT的D觸發(fā)器設(shè)計(jì)

馮杰， 姚茂群

(杭州師范大學(xué) 國(guó)際服務(wù)工程學(xué)院， 浙江 杭州 311121)

基于RTD和HEMT的D觸發(fā)器設(shè)計(jì)

馮杰， 姚茂群

(杭州師范大學(xué) 國(guó)際服務(wù)工程學(xué)院， 浙江 杭州 311121)

共振隧穿二極管(RTD)作為一種新的量子器件和納米電子器件，具有負(fù)內(nèi)阻、電路功耗低、工作頻率高、雙穩(wěn)態(tài)和自鎖等特性，可突破CMOS工藝尺寸的物理極限，在數(shù)字集成電路領(lǐng)域有更為廣闊的發(fā)展空間. 針對(duì)RTD的特性，采用3個(gè)RTD串聯(lián)的單雙穩(wěn)態(tài)轉(zhuǎn)換邏輯單元(MOBILE)和類SR鎖存器，設(shè)計(jì)了基于RTD和HEMT(高電子遷移率晶體管)的D觸發(fā)器. 較于其他研究的D觸發(fā)器，該D觸發(fā)器能有效降低電路的器件數(shù)量和復(fù)雜度，且能抗S、R信號(hào)的延時(shí)差異干擾，具有更穩(wěn)健的輸出.

共振隧穿二極管；高電子遷移率晶體管；單雙穩(wěn)態(tài)轉(zhuǎn)換邏輯單元；D觸發(fā)器

0 引 言

隨著數(shù)字集成電路的快速發(fā)展，傳統(tǒng)CMOS工藝尺寸不斷減小，電路的集成度越來(lái)越高，同時(shí)也出現(xiàn)了一些由功耗和互連線等帶來(lái)的問題，如熱耗散、短溝道效應(yīng)、量子力學(xué)效應(yīng)等[1-3].共振隧穿二極管(resonant tunneling devices，RTD)作為一種新的量子器件和納米電子器件，可以突破傳統(tǒng)CMOS設(shè)計(jì)工藝所面臨的物理限制，且比CMOS器件擁有更優(yōu)秀的特性.RTD具有負(fù)內(nèi)阻、電路功耗低、工作頻率高、雙穩(wěn)態(tài)和自鎖等特點(diǎn)[4-5].

(1) 負(fù)內(nèi)阻(negative differential resistance，NDR).RTD器件在隨著電壓從低電平到高電平變化的過程中，其電流從零開始增大；到達(dá)第1個(gè)波峰后，電流開始減??；到達(dá)第1個(gè)波谷后，電流繼續(xù)增大.電流從波峰到波谷的這一段曲線表現(xiàn)為RTD的負(fù)內(nèi)組特性，如圖1所示.Vp為波峰電壓，Ip為波峰電流，Vv為波谷電壓，Iv為波谷電流.

圖1 負(fù)內(nèi)阻Fig.1 NDR

(2) 電路功耗低.RTD器件的負(fù)內(nèi)阻特性，使得由其設(shè)計(jì)的電路在結(jié)構(gòu)上更加簡(jiǎn)單，且RTD器件電路的工作電壓低，一般在0.8 V左右，穩(wěn)定時(shí)的工作電流也相對(duì)較低，一般為μA數(shù)量級(jí).

(3) 工作頻率高.由于RTD器件具有共振隧穿效應(yīng)，這是一種高速變化的物理過程，所以一般RTD的工作頻率都很高，且工作速度快.

(4) 雙穩(wěn)態(tài)和自鎖.RTD器件的負(fù)內(nèi)阻特性，使得由其組成的單雙穩(wěn)態(tài)轉(zhuǎn)換邏輯單元(Mo nostable bistable transition logic element, MOBILE)具有雙穩(wěn)態(tài)和自鎖特性，這相當(dāng)于自身帶了一個(gè)鎖存器，非常有利于時(shí)序電路設(shè)計(jì)中器件數(shù)目的減少.

本文將RTD組成的MOBILE及三端器件作為輸入分支，以設(shè)計(jì)D觸發(fā)器.

1 單雙穩(wěn)態(tài)轉(zhuǎn)換邏輯單元

MOBILE是基于RTD電路設(shè)計(jì)的一個(gè)重要邏輯單元，可由2個(gè)或更多個(gè)RTD串聯(lián)而成.由2個(gè)或是更多個(gè)RTD串聯(lián)的MOBILE，均具有類似的工作原理.以2個(gè)RTD串聯(lián)的MOBILE為例，電路如圖2(a)所示[6-9].在圖2(a)中，上面的RTD為負(fù)載管，下面的RTD 為驅(qū)動(dòng)管，時(shí)鐘信號(hào)Vclk為偏置電壓.當(dāng)Vclk較低時(shí)，負(fù)載管和驅(qū)動(dòng)管工作在第1個(gè)正阻區(qū)，此時(shí)電流電壓特性曲線如圖2(b)所示，電路穩(wěn)定于S0點(diǎn)，處于單穩(wěn)態(tài)；y輸出為低電平.當(dāng)Vclk繼續(xù)增大，超過2倍的RTD波峰電壓時(shí)，電路將出現(xiàn)2個(gè)穩(wěn)定狀態(tài)S1、S2，如圖2(c)所示；具體處于哪個(gè)穩(wěn)定狀態(tài)由負(fù)載管和驅(qū)動(dòng)管中波峰電流較小的決定.當(dāng)負(fù)載管的波峰電流較小時(shí)，負(fù)載管先進(jìn)入負(fù)阻區(qū)，呈現(xiàn)較大的阻抗，電路處于S1穩(wěn)定狀態(tài)，y輸出低電平；反之，當(dāng)驅(qū)動(dòng)管的波峰電流較小時(shí)，電路處于S2穩(wěn)定狀態(tài)，y輸出高電平；即MOBILE具有雙穩(wěn)態(tài)特性.由于當(dāng)RTD的電流密度一定時(shí)，其波峰電流和波谷電流與面積成正比，可通過改變RTD的面積來(lái)獲得需要的輸出.當(dāng)Vclk保持高電平時(shí)，y輸出將保持不變；即MOBILE具有自鎖特性.

(a) MOBILE

(b) 單穩(wěn)態(tài)

(c) 雙穩(wěn)態(tài)圖2 MOBILE特性分析Fig.2 Characteristic analysis of MOBILE

由于RTD是一個(gè)二端器件，為了能有效控制MOBILE的輸出，通常需要加入高速的三端器件作為輸入分支[10-12].在時(shí)序電路設(shè)計(jì)中，常用高電子遷移率晶體管(high electron mobility transistor, HEMT)[13].通過HEMT與負(fù)載管或驅(qū)動(dòng)管直接并聯(lián)，以控制相應(yīng)管子并聯(lián)區(qū)域的波峰電流大小.圖3所示的是一個(gè)反相器，其中x為HEMT的柵極輸入端.在圖3中，HEMT控制驅(qū)動(dòng)管并聯(lián)區(qū)域的波峰電流大?。磺耶?dāng)x輸入低電平時(shí)，驅(qū)動(dòng)管并聯(lián)區(qū)域的波峰電流比負(fù)載管小，電路y輸出高電平；當(dāng)x輸入高電平時(shí)，驅(qū)動(dòng)管并聯(lián)區(qū)域的波峰電流比負(fù)載管大，電路y輸出低電平.

圖3 反相器Fig.3 Inverter

2 D觸發(fā)器設(shè)計(jì)

MOBILE的雙穩(wěn)態(tài)和自鎖特性，在設(shè)計(jì)時(shí)序電路時(shí)，能使電路結(jié)構(gòu)變得簡(jiǎn)單.當(dāng)偏置電壓Vclk上升時(shí)，電路輸出有效電平，且Vclk保持高電平時(shí)，電路輸出保持不變.但是當(dāng)Vclk為低電平時(shí)，電路輸出也變?yōu)榈碗娖?為了使Vclk在低電平時(shí)，電路輸出保持不變，就需要通過另外的鎖存器電路進(jìn)行彌補(bǔ).圖4(a)為文獻(xiàn)[14]中提出的一種D觸發(fā)器.

該D觸發(fā)器電路由電路G1、G2、G3三部分組成，輸入端D、DB(D的反相信號(hào))，輸出端Q，時(shí)鐘信號(hào)Vclk，高電平信號(hào)Vdd.電路G1、G2都是反相器，電路G3是SR鎖存器，SR鎖存器原理如圖4(b)所示.圖中實(shí)線表示S、R輸入低電平時(shí)，負(fù)載管并聯(lián)區(qū)域和驅(qū)動(dòng)管并聯(lián)區(qū)域的電流電壓特性曲線；虛線表示S、R輸入高電平時(shí)，負(fù)載管并聯(lián)區(qū)域和驅(qū)動(dòng)管并聯(lián)區(qū)域的電流電壓特性曲線.由于電路G1、G2只能組合輸出3種狀態(tài)10、01、00，故整個(gè)電路實(shí)現(xiàn)了D觸發(fā)器功能.

上述D觸發(fā)器中有2個(gè)缺陷： (1) S、R信號(hào)是通過2個(gè)反相器得到的，且DB信號(hào)需要通過額外的電路提供，這些都會(huì)增加D觸發(fā)器電路的復(fù)雜度；(2) D和DB信號(hào)的不匹配或2個(gè)反相器輸出延時(shí)差異都會(huì)導(dǎo)致輸出錯(cuò)誤的S、R信號(hào).本文提出的D觸發(fā)器如圖5所示，能有效解決上述2個(gè)缺陷，且具有良好的功耗、D-Q的上升延時(shí)和下降延時(shí).

(a) 文獻(xiàn)[14]提出的一種D觸發(fā)器

(b) SR鎖存器特性曲線圖4 文獻(xiàn)[14]中的D觸發(fā)器分析Fig.4 D flip-flop analysis in [14]

圖5 本文提出的D觸發(fā)器Fig.5 The D flip-flop proposed in this paper

圖5中，整個(gè)電路只由G1、G2兩部分電路組成.電路G1由3個(gè)RTD串聯(lián)而成的MOBILE及1個(gè)HEMT組成.當(dāng)時(shí)鐘電壓Vclk從低電平變化到高電平，且D輸入低電平時(shí)，RTD1、RTD2和RTD3并聯(lián)區(qū)域的波峰電流滿足：IPRTD1>IPRTD2>IPRTD3-Parallel.此時(shí)，RTD3并聯(lián)區(qū)域從第1正阻區(qū)進(jìn)入負(fù)阻區(qū)，呈現(xiàn)高阻狀態(tài)，RTD1和RTD2仍然工作在第1正阻區(qū)，呈現(xiàn)低阻狀態(tài)，y1、y2輸出高電平.當(dāng)時(shí)鐘電壓Vclk從低電平變化到高電平，D輸入高電平時(shí)，由于HEMT1控制RTD3并聯(lián)區(qū)域的波峰電流，此時(shí)RTD1、RTD2、RTD3的波峰電流滿足：IPRTD1>IPRTD3-Parallel>IPRTD2，RTD2從第1正阻區(qū)進(jìn)入到負(fù)阻區(qū)，呈現(xiàn)高阻狀態(tài)，RTD1和RTD3仍然工作在第1正阻區(qū)，呈現(xiàn)低阻狀態(tài)，y1輸出高電平、y2輸出低電平，如表1所示.

表1 G1的真值表

Table 1 Truth table of G1

電路G2是一個(gè)類SR鎖存器，HEMT2控制RTD4并聯(lián)區(qū)域的波峰電流，HEMT3控制RTD5并聯(lián)區(qū)域的波峰電流，工作原理如圖6所示.

圖6 類SR鎖存器的特性曲線Fig.6 Characteristic curve of similar SR latch

表2 G2的真值表

Table 2 Truth table of G2

表3 D觸發(fā)器的真值表

Table 3 Truth table of D flip-flop

3 HSPICE仿真及分析

對(duì)所設(shè)計(jì)的D觸發(fā)器進(jìn)行HSPICE仿真，RTD采用文獻(xiàn)[15]中介紹的模型，其中RTD波峰電壓為0.28 V，RTD波峰電流密度為9 kA·cm-2，每μm2的電容為4 fF，HEMT采用增強(qiáng)型和耗盡型晶體管，閾值電壓分別為0.4 V和-0.1 V.仿真結(jié)果如圖7所示.

圖7 D觸發(fā)器的仿真波形Fig.7 Simulation waveform of D flip-flop

其中，工作電壓Vdd和時(shí)鐘電壓Vclk幅值均為0.8 V，Vclk頻率為1 GHz，輸入D，輸出Q.從仿真波形中可以看出，所設(shè)計(jì)的D觸發(fā)器邏輯功能正確，且為時(shí)鐘上升沿觸發(fā).

圖8 2種D觸發(fā)器的仿真波形Fig.8 Simulation waveform of two D flip-flops

由于文獻(xiàn)[14]中的D和DB信號(hào)，在實(shí)際電路中經(jīng)過各自相連的反相器到達(dá)S、R端，可能存在輸出延時(shí)差異.為了更好地比較所設(shè)計(jì)的D觸發(fā)器和文獻(xiàn)[14]中D觸發(fā)器的輸出穩(wěn)健性，假設(shè)DB相對(duì)于D延遲0.02 ns輸入，圖8為兩者的仿真波形.其中，Q1為文獻(xiàn)[14]中的D觸發(fā)器輸出，Q2為本文D觸發(fā)器輸出.從圖8中可以看出，D在1.05 ns發(fā)生電平翻轉(zhuǎn)，而DB在1.07 ns發(fā)生電平翻轉(zhuǎn)，導(dǎo)致當(dāng)時(shí)鐘Vclk在1 ns跳變到高電平時(shí)，Q1未能跟隨D信號(hào)電平輸出高電平.而本文設(shè)計(jì)的D觸發(fā)器則不會(huì)出現(xiàn)這種錯(cuò)誤，當(dāng)時(shí)鐘Vclk在1 ns跳變時(shí)，Q2能跟隨D信號(hào)電平輸出正確的高電平.

表4為上述2種類型D觸發(fā)器的性能比較.觸發(fā)器延時(shí)值均在Q輸出端接100 fF電容下測(cè)得，并取D-Q上升延時(shí)和下降延時(shí)的最大值；電路功耗均在輸入數(shù)據(jù)率α=20%時(shí)測(cè)得.由表4可知，所設(shè)計(jì)的D觸發(fā)器與文獻(xiàn)[14]的D觸發(fā)器兩者在D-Q延時(shí)和電路功耗上相差不大，但本文設(shè)計(jì)的D觸發(fā)器在RTD和HEMT器件數(shù)量上各減少了1個(gè).

表4 2種D觸發(fā)器的性能比較

Table 4 Performance comparison of two D flip-flops

通過上述2種D觸發(fā)器的仿真及分析可以看出，所設(shè)計(jì)的D觸發(fā)器與文獻(xiàn)[14]的D觸發(fā)器在電路功耗和觸發(fā)器D-Q延時(shí)上相差不大，但本文的D觸發(fā)器設(shè)計(jì)所用的RTD和HEMT數(shù)都少了1個(gè)，且不用額外的電路提供DB信號(hào)，能更好地降低電路的額外開銷；也不會(huì)因?yàn)镾、R信號(hào)的延時(shí)差異出現(xiàn)錯(cuò)誤輸出，其輸出更穩(wěn)健.

4 總 結(jié)

RTD器件作為一種新型量子器件和納米電子器件，具有的各項(xiàng)優(yōu)秀特性使其在時(shí)序電路設(shè)計(jì)上具有比CMOS電路更加明顯的優(yōu)勢(shì).當(dāng)RTD器件組成MOBILE時(shí)，其各項(xiàng)特性均能得到很好的表現(xiàn).因此，時(shí)序電路的設(shè)計(jì)亦圍繞MOBILE展開.文中所設(shè)計(jì)的D觸發(fā)器采用3個(gè)串聯(lián)RTD的MOBILE來(lái)提供S、R信號(hào)，并設(shè)計(jì)了類SR鎖存器，使得在時(shí)鐘電壓為低電平時(shí)輸出電壓保持不變.相較于以往的設(shè)計(jì)，該D觸發(fā)器具有更穩(wěn)健的輸出，且電路結(jié)構(gòu)和設(shè)計(jì)方法更簡(jiǎn)單.

[1] IWAI H. Future of nano CMOS technology[J].Solid-StateElectrorics, 2015, 112: 56-67.

[2] GHALLAB Y H, ISMAIL Y.CMOS based lab-on-a-chip： Applications, challenges and future trends[J].IEEECircuits&SystemsMagazine, 2014, 14(2)： 27-47.

[3] NARENDRA S G.Challenges and design choices in nanoscale CMOS[J].ACMJournalonEmergingTechnologiesinComputingSystems, 2005, 1(1)： 7-49.

[4] MAZUMDER P, KULKARNI S, BHATTACHARYA M.Digital circuit applications of resonant tunneling devices[J].ProceedingsoftheIEEE, 1998, 86(4)： 664-686.

[5] ZHENG Y, HUANG C.Complete logic functionality of reconfigurable RTD circuit elements[J].IEEETransactionsonNanotechnology, 2009, 8(5)： 631-642.

[6] AVEDILLO M J, QUINTANA J M, PETTENGHI H, et al.Logic models supporting the design of MOBILE-based RTD circuits[C]//Proceedingsofthe16thInternationalConferenceonApplication-SpecificSystems.Samos： IEEE, 2005： 254-259.

[7] GAN K J, TSAI C S, HSIEN C W, et al.Design of monostable-bistable transition logic element using the BiCMOS-based negative differential resistance circuit[J].AnalogIntegratedCircuits&SignalProcessing,2011, 68(3)： 379-385.

[8] POPP M, THIESSEN T, ZORN C, et al.On the functionality of RTD MOBILE circuits-A geometric approach[C]//IEEEInternationalSymposiumonCircuits&Systems. Melbourne： IEEE ISCAS, 2014： 1251-1254.

[9] CHEN K J, MAEZAWA K, YAMAMOTO M.InP-based high performance monostable-bistable transition logic elements (MOBILEs) using integrated multiple-input resonant-tunneling devices[J].IEEEElectronDeviceLetters, 1996, 17(3)： 127-129.

[10] DIXIT N K, KUMARI V.A XOR threshold logic implementation through resonant tunneling diode[J].InternationalJournalofVlsiDesign&CommunicationSystems, 2012, 3(5)： 137-146.

[11] YAO M Q, YANG K, XU C Y, et al.Design of a novel RTD-based three-variable universal logic gate[J].FrontiersofInformationTechnology&ElectronicEngineering, 2015, 16(8)： 694-699.

[12] ZHENG Y, HUANG C.Reconfigurable RTD-based circuit elements of complete logic functionality[C]//Asia&SouthPacificDesignAutomationConference. Virginia Tech： IEEE Computer Society Press, 2008： 71-76.

[13] CHO J, LI Z, BOZORG G E, et al.Improved thermal interfaces of GaN-diamond composite substrates for HEMT applications[J].IEEETransactionsonComponentsPackaging&ManufacturingTechnology, 2013, 3(1)： 79-85.

[14] ZHANG H, MAZUMDER P, YANG K.Resonant tunneling diode based QMOS edge triggered flip-flop design[C]//InternationalSymposiumonCircuitsandSystems.Vancouver： IEEE,2004, 3(3)： 705-708.

[15] SCHULMAN J N, SANTOS H J D L,CHOW D H. Physics-based RTD current-voltage equation[J].IEEEElectronDeviceLetters, 1996, 17(5)： 220-222.

FENG Jie, YAO Maoqun

(HangzhouInstituteofServiceEngineering,HangzhouNormalUniversity,Hangzhou311121,China)

DesignofDflip-flopbasedonRTDandHEMT.Journal of Zhejiang University (Science Edition)，2017, 44(6)： 718-723

The resonant tunneling diode (RTD) as a new quantum device and nano-electronic device, has many attributes, including negative resistance, low power consumption, high frequency, bistability and self-latching. It can be used to break through the physical limits of CMOS process size, and also has a broader space for the development of digital integrated circuit. According to the characteristics of the RTD, a D flip-flop is designed based on RTD and HEMT(high electron mobility transistor). The D flip-flop uses the monostable-bistable transition logic element (MOBILE) with three RTDs in series and the similar SR-latch. Compared with the D flip-flop in other studies, the designed D flip-flop can effectively reduce the device number and complexity of the circuit.What is more, it also can eliminate the interference of delay difference between the signals of S and R with a more robust output.

RTD; HEMT; MOBILE; D flip-flop

2016-04-13.

浙江省自然科學(xué)基金資助項(xiàng)目(LY15F010011)；國(guó)家自然科學(xué)基金資助項(xiàng)目(61771179，61471314，61271124).

馮杰(1991—)，ORCID: http://orcid.org/0000-0001-7726-1944，男，碩士生，主要從事數(shù)字集成電路研究.

*通信作者，ORCID: http://orcid.org/0000-0001-6484-4972，E-mail：yaomaoqun@163.com.

10.3785/j.issn.1008-9497.2017.06.011

TN 432

A

1008-9497(2017)06-718-06