一種改進(jìn)輸入級(jí)結(jié)構(gòu)的軌至軌運(yùn)算放大器設(shè)計(jì)

宋明歆，關(guān)志強(qiáng)

?

一種改進(jìn)輸入級(jí)結(jié)構(gòu)的軌至軌運(yùn)算放大器設(shè)計(jì)

宋明歆，關(guān)志強(qiáng)

（哈爾濱理工大學(xué) 應(yīng)用科學(xué)學(xué)院，黑龍江 哈爾濱 150080）

基于0.18 μm CMOS標(biāo)準(zhǔn)工藝設(shè)計(jì)了一種改進(jìn)輸入級(jí)結(jié)構(gòu)的軌至軌運(yùn)算放大器電路。該電路由輸入級(jí)電路、共源共柵放大電路、共源輸出電路及偏置電路組成。通過引入正反饋的MOS耦合對(duì)管將輸入級(jí)電路改進(jìn)為預(yù)放大電路，然后對(duì)其進(jìn)行了詳細(xì)分析，利用Cadence軟件對(duì)電路進(jìn)行仿真。仿真結(jié)果表明本文結(jié)構(gòu)的低頻直流開環(huán)增益可以達(dá)到80 dB，比相同參數(shù)下的普通結(jié)構(gòu)高20 dB左右。相位裕度達(dá)到73o，共模輸入電壓范圍滿足全幅擺動(dòng)，共模抑制比低頻時(shí)可以達(dá)到107 dB。

軌至軌；正反饋；負(fù)阻抗；運(yùn)算放大器；折疊式共源共柵結(jié)構(gòu)；彌勒補(bǔ)償

軌至軌運(yùn)算放大器是一種特殊的運(yùn)算放大器，其采用NMOS與PMOS互補(bǔ)差分對(duì)作為輸入級(jí)，使得共模輸入范圍可以從正電源電壓到負(fù)電源電壓。近年來，隨著便攜式電子設(shè)備的蓬勃發(fā)展，電路的供電電壓不斷降低[1]。像軌對(duì)軌運(yùn)算放大器這種輸入輸出信號(hào)范圍大的運(yùn)算放大器越來越受到人們的重視[2]。由于其獨(dú)特的性能，軌至軌運(yùn)算放大器被廣泛應(yīng)用于ADC驅(qū)動(dòng)，電源設(shè)計(jì)等領(lǐng)域。同時(shí)，不斷變化的應(yīng)用環(huán)境對(duì)軌至軌運(yùn)放的增益提出更高的要求，然而普通結(jié)構(gòu)的軌至軌運(yùn)放并不能保證運(yùn)放性能不受影響情況下提高運(yùn)放增益。

文獻(xiàn)[3]中介紹的增益增強(qiáng)技術(shù)對(duì)共源共柵放大結(jié)構(gòu)進(jìn)行改進(jìn)，雖然實(shí)現(xiàn)了高增益的目標(biāo)，但同時(shí)引入了四個(gè)輔助運(yùn)放，大大增加了電路的復(fù)雜程度，降低了穩(wěn)定性及抗干擾能力，需要對(duì)其進(jìn)行額外補(bǔ)償。而文獻(xiàn)[4]提出的改進(jìn)循環(huán)結(jié)構(gòu)運(yùn)算放大器，增益提高明顯，但是輸入電壓擺幅受限、循環(huán)結(jié)構(gòu)使用過多，導(dǎo)致電路極其復(fù)雜，不利于運(yùn)放的應(yīng)用。文獻(xiàn)[5]中作者采用三級(jí)放大器結(jié)構(gòu)來提高增益，但是這種結(jié)構(gòu)大大犧牲了穩(wěn)定性，經(jīng)過補(bǔ)償后相位裕度才為56o，數(shù)值相對(duì)較低。

本文針對(duì)普通軌至軌運(yùn)算放大器進(jìn)行分析，在普通軌至軌運(yùn)算放大器基礎(chǔ)上對(duì)軌至軌運(yùn)算放大器的輸入級(jí)電路進(jìn)行改進(jìn)，在原有互補(bǔ)差分對(duì)基礎(chǔ)上增加負(fù)電阻負(fù)載，使得輸入級(jí)電路承擔(dān)一部分增益任務(wù)，相對(duì)于為了增加增益而增加一級(jí)增益電路來說對(duì)系統(tǒng)的穩(wěn)定性影響較小，同時(shí)滿足了現(xiàn)代技術(shù)對(duì)軌至軌運(yùn)放越來越高增益的要求。

1 軌至軌運(yùn)算放大器實(shí)現(xiàn)

本文設(shè)計(jì)運(yùn)算放大器由帶有負(fù)電阻結(jié)構(gòu)負(fù)載的輸入級(jí)電路、共源共柵放大電路、共源放大電路和偏置電路組成。其中輸入級(jí)電路將信號(hào)預(yù)放大，然后傳送給共源共柵放大電路進(jìn)行主要放大，輸出結(jié)果從共源電路輸出，偏置電路為整體電路提供偏置。

1.1 有負(fù)電阻結(jié)構(gòu)負(fù)載的輸入級(jí)電路設(shè)計(jì)

本文輸入級(jí)電路采用互補(bǔ)差分對(duì)結(jié)構(gòu)，同時(shí)分別為NMOS輸入差分對(duì)與PMOS輸入差分對(duì)接入耦合MOS對(duì)結(jié)構(gòu)作為負(fù)載，如圖1所示。MN9與MN10為NMOS輸入差分對(duì)，MP9與MP10為PMOS輸入差分對(duì)，兩者共同搭配使用成為互補(bǔ)差分對(duì)。當(dāng)共模輸入較高時(shí)，NMOS差分對(duì)工作，當(dāng)共模輸入較低時(shí)，PMOS差分對(duì)工作，所以在很寬的共模輸入范圍之內(nèi)，總能保證至少有一個(gè)差分對(duì)管處于工作狀態(tài)，從而實(shí)現(xiàn)了軌至軌的輸入特性。

圖1 輸入級(jí)電路結(jié)構(gòu)圖

同時(shí)在圖1中可見，晶體管MN2與MN1，晶體管MP6與MP7組成了兩對(duì)3:1電流鏡。

與普通的軌至軌運(yùn)算放大器不同，本文為兩對(duì)輸入對(duì)管添加負(fù)載電路。普通的軌至軌運(yùn)算放大器中并不將輸入對(duì)管的增益計(jì)算在內(nèi)，本文將輸入對(duì)管改進(jìn)成可以實(shí)現(xiàn)對(duì)信號(hào)進(jìn)行預(yù)放大的輸入放大器，通過MOS耦合對(duì)管引入正反饋，從而引入負(fù)電阻[7]。使之功能可以實(shí)現(xiàn)。

以NMOS差分對(duì)及其負(fù)載為例進(jìn)行分析，電路結(jié)構(gòu)如圖2所示。假設(shè)在晶體管MN9的漏端即A2點(diǎn)有一個(gè)小信號(hào)的電位上升，則晶體管MP3的柵端電位也上升，MP3相當(dāng)于是一個(gè)共源放大器，所以MP3的漏端會(huì)有一個(gè)小信號(hào)的電位下降。這同樣會(huì)使得晶體管MP2的柵端電位下降，晶體管MP2同樣相當(dāng)于一個(gè)共源放大器，所以輸出方向，MP2的漏端產(chǎn)生了一個(gè)小信號(hào)的電位上升。而晶體管MP2與MN9的漏端相連，所以在MN9漏端產(chǎn)生的小信號(hào)電位上升最終會(huì)引起MN9漏端的小信號(hào)上升。所以可以證明，加入晶體管MP2，MP3耦合對(duì)管后，引入了正反饋。

圖2 NMOS輸入對(duì)管及引入負(fù)電阻的耦合電路結(jié)構(gòu)

仍然以晶體管MN9的漏端即A2點(diǎn)有一個(gè)小信號(hào)的電位上升作為前提，則晶體管MP2的漏端電壓上升，即MP2兩端的漏源電壓減小，即：

式中：ΔSD,MP2為MP2源漏端間電壓變化量。同時(shí)晶體管MP2的柵端電壓下降，這代表晶體管MP2的柵源電壓絕對(duì)值變大，即：

(3)

式中：ΔSG,MP2為MP2源柵端間電壓變化量。

根據(jù)漏源間電流公式：

式中：GS為MOS管柵源電壓；DS為MOS管漏源電壓；TH為MOS管閾值電壓。可知GS與DS對(duì)于漏源電流都有影響，GS絕對(duì)值的增大會(huì)引起MOS管中電流的增大，而DS絕對(duì)值的減小同樣會(huì)引起MOS管中電流的減小，但是相對(duì)來說GS的作用會(huì)更大一些，所以：

(5)

此時(shí)就可以得出晶體管MP2的小信號(hào)交流阻抗：

從式中可以看出由于引入了耦合MOS對(duì)管結(jié)構(gòu)，使得晶體管MP2的交流阻抗為負(fù)電阻形式，同樣MP2交流導(dǎo)納也為負(fù)，晶體管MP4的導(dǎo)納為正，兩者并聯(lián)，則導(dǎo)納相加，總的導(dǎo)納變小，則總的交流阻抗變大了。這個(gè)結(jié)論的前提是保證從圖2中的A1和A2端口看進(jìn)去的阻抗要保證為正，即MP2和MP3的寬長(zhǎng)比要小于MP1和MP4的寬長(zhǎng)比。

可以通過小信號(hào)模型對(duì)輸入管結(jié)構(gòu)進(jìn)行分析，圖3為求A2點(diǎn)輸出阻抗時(shí)NMOS輸入對(duì)管及引入負(fù)電阻的耦合電路小信號(hào)模型圖，可以求出A2點(diǎn)輸出阻抗值為：

圖3 小信號(hào)模型

式中：o為相應(yīng)下標(biāo)MOS管的阻抗值；m為相應(yīng)MOS管子跨導(dǎo)。這是只計(jì)算右半邊的值，左半邊與之相同，引入了負(fù)電阻的耦合MOS結(jié)構(gòu)后相當(dāng)于將輸入級(jí)從單純的輸入級(jí)變?yōu)榱说土考?jí)的放大電路，對(duì)于整體電路的增益提高起到推進(jìn)作用，同時(shí)它比單獨(dú)引入二極管連接負(fù)載的輸出阻抗更大，也就是說其所形成的信號(hào)放大能力更強(qiáng)。

1.2 共源共柵放大電路及共源輸出電路

本文為了獲得較大的增益，所以選擇共源共柵結(jié)構(gòu)作為軌至軌運(yùn)放中的主要放大作用承擔(dān)者，同時(shí)折疊式共源共柵結(jié)構(gòu)相比于套筒式共源共柵具有更大的輸出擺幅[8]?？梢赃_(dá)到：

式中：DD為電源電壓；Dsat為過飽和驅(qū)動(dòng)電壓。兩者的增益基本相同，所以本文選擇折疊式共源共柵結(jié)構(gòu)，如圖4所示，其中共源共柵結(jié)構(gòu)的增益為：

(9)

式中：mn,mp表示輸入對(duì)管在切換工作時(shí)，共源共柵結(jié)構(gòu)的跨導(dǎo)值。

圖4 共源共柵放大電路及共源輸出電路

本文同時(shí)采用PMOS共源放大器作為輸出電路，進(jìn)一步地放大信號(hào)，且其可以進(jìn)一步擴(kuò)大輸出擺幅，實(shí)現(xiàn)軌至軌功能，其增益為：

為了保證整體系統(tǒng)的穩(wěn)定性，在本文中使用彌勒補(bǔ)償電路進(jìn)行頻率補(bǔ)償[9]。

1.3 偏置電路設(shè)計(jì)

本文采用cascode電流鏡結(jié)構(gòu)的偏置電路為整體電路提供相應(yīng)的電壓偏置[10]。偏置電路如圖5所示。在偏置電路中晶體管MP16與MP17尺寸相同，MN16與MN17尺寸相同，所以兩根支路中的電流互相復(fù)制，但是電流大小不確定，所以引入電阻R2來確定電流，并且這四個(gè)晶體管使得電路中C點(diǎn)電位與D點(diǎn)電位箝位，即C=D，此時(shí)：

所以支路中的電流：

(12)

式中：2為R2的阻值。這樣就可以得到固定電流，再通過外接晶體管MP18與MN20支路進(jìn)行引出固定電壓偏置。

圖5 偏置電路

2 仿真結(jié)果與分析

本文采用0.18 μm CMOS工藝庫，利用Cadence軟件對(duì)電路進(jìn)行仿真，為了凸顯輸入級(jí)電路改進(jìn)作用，將普通軌至軌運(yùn)放與本文運(yùn)放的增益進(jìn)行比較。

開環(huán)增益曲線如圖6所示，上邊的曲線為本文電路結(jié)構(gòu)的仿真增益曲線，下邊曲線的結(jié)構(gòu)與本文所述結(jié)構(gòu)只有輸入級(jí)不同，其他部分結(jié)構(gòu)與參數(shù)完全相同。從圖中可以看出，本文所述的軌至軌結(jié)構(gòu)增益為82 dB，相比另一條曲線高出接近20 dB，并且可以從曲線中看出輸入級(jí)電路的改變并未引入新的零極點(diǎn)，對(duì)于電路其他的性能影響較小。

圖6 開環(huán)增益曲線

圖7為共模輸入電壓范圍曲線。從圖中可以看出，共模電壓的輸入范圍非常接近地(GND)與電源電壓(DD)，證明本設(shè)計(jì)引入的負(fù)電阻輸入管結(jié)構(gòu)對(duì)于共模輸入范圍影響不大。

圖7 共模輸入電壓范圍曲線

圖8為本文設(shè)計(jì)的運(yùn)放的共模抑制比，可以從圖中看到低頻時(shí)共模抑制比達(dá)到107 dB，數(shù)值很高。

圖8 共模抑制比曲線

同時(shí)本文也對(duì)運(yùn)放的相位裕度進(jìn)行了仿真，本文設(shè)計(jì)的運(yùn)放結(jié)構(gòu)相位裕度為73o，滿足穩(wěn)定性60o的條件，達(dá)到穩(wěn)定。

3 結(jié)論

本文在傳統(tǒng)軌至軌運(yùn)算放大器結(jié)構(gòu)基礎(chǔ)上，對(duì)輸入級(jí)電路進(jìn)行負(fù)載改進(jìn)，將單純輸入管改為預(yù)放大管，在滿足穩(wěn)定性及軌至軌特性要求的前提下實(shí)現(xiàn)更高的直流開環(huán)增益，同時(shí)通過Cadence仿真軟件對(duì)本文結(jié)構(gòu)進(jìn)行仿真，開環(huán)增益為82 dB，相位裕度為73o，共模輸入電壓范圍滿足全幅擺動(dòng)，共模抑制比低頻時(shí)可以達(dá)到107 dB。

[1] 拉扎維. 模擬CMOS集成電路設(shè)計(jì)[M]. 陳貴燦, 程軍, 張瑞智, 等, 譯. 西安: 西安交通大學(xué)出版社, 2003: 5-6.

[2] 桑森. 模擬集成電路設(shè)計(jì)精粹[M]. 陳瑩梅, 譯. 北京:清華大學(xué)出版社, 2008: 208-210.

[3] 史志峰, 王衛(wèi)東. 一種全差分增益增強(qiáng)型運(yùn)算放大器的設(shè)計(jì)[J]. 電子器件, 2015(1): 78-82.

[4] YAN Z, MAK P I, MARTINS R P. Double recycling technique for folded-cascode OTA [J]. Analog Integr Circuits Signal Process, 2012, 71(1): 137-141.

[5] 班博, 姜巖峰. 一種高增益多級(jí)運(yùn)算放大器的設(shè)計(jì)[J]. 微電子學(xué), 2015, 45(6): 706-709.

[6] 莫寶爭(zhēng). 基于CMOS恒跨導(dǎo)運(yùn)算放大器的設(shè)計(jì)與研究[J]. 工業(yè)控制計(jì)算機(jī), 2016, 29(5): 146-147.

[7] WANG R, HARJANI R. Partial positive feedback for gain enhancement of low-power CMOS OTAs [J]. Analog Integr Circuits Signal Process, 1995, 8(1): 21-35.

[8] ASSAAD R S, SILVA-MARTINEZ J. The recycling folded cascode: a general enhancement of the folded cascode amplifier [J]. IEEE J Solid-State Circuits, 2009, 44(9): 2535-2542.

[9] AQEEL S, DEVA P K, BABU C M, et al. Design of high gain two stage Op-Amp using 90 nm technology [J]. Int J Eng Res Technol, 2014, 3(5): 1966-1970.

[10] 艾倫. CMOS模擬集成電路設(shè)計(jì)[M]. 馮軍, 李智群, 譯. 第二版. 北京: 電子工業(yè)出版社, 2007: 103-111.

（編輯：張金平）

Design of a rail-to-rail operational amplifier with improved input stage structure

SONG Mingxin, GUAN Zhiqiang

(School of Applied Sciences, Harbin University of Science and Technology, Harbin 150080, China)

Based on 0.18 μm CMOS standard process, a rail-to-rail operational amplifier circuit which can improve the input stage structure was designed.The circuit was composed of the input stage circuit, the cascode amplifier circuit, the common source output circuit and the bias circuit. The input stage circuit was improved as a pre amplifier circuit by introducing the MOS coupling with positive feedback, a detailed analysis was carried out, and the circuit was simulated by using Cadence software. The simulation results indicate that the circuit has a DC open-loop gain of 80 dB, which is about 20 dB higher than the ordinary structure under the same parameters. The phase margin is 73°, the common-mode rejection ratio (CMRR) is 107 dB at low frequency, and the common-mode input voltage range also meets the full swing.

rail-to-rail; positive feedback; negative impedance; operational amplifier; folded cascode structure; Miller compensation

10.14106/j.cnki.1001-2028.2017.10.009

TN432

A

1001-2028（2017）10-0053-05

2017-07-18

關(guān)志強(qiáng)

宋明歆（1974－），男，黑龍江哈爾濱人，副教授，研究方向?yàn)槟M集成電路設(shè)計(jì)，E-mail: 361456176@qq.com ；關(guān)志強(qiáng)（1991－），男，黑龍江哈爾濱人，研究生，研究方向?yàn)槟M集成電路設(shè)計(jì)，E-mail: guanzhiqiang63342@163.com 。

2017-09-27 10:57

網(wǎng)絡(luò)出版地址：http://kns.cnki.net/kcms/detail/51.1241.TN.20170927.1057.009.html