一種基于疊層電感的25Gb/s 30dB限幅放大器

郭 輝，祁 楠，王忠凱，白 睿，洪志良，姜 培JIANG PEI

(復(fù)旦大學(xué) 專用集成電路與系統(tǒng)國(guó)家重點(diǎn)實(shí)驗(yàn)室，上海 201203)

?

一種基于疊層電感的25Gb/s 30dB限幅放大器

郭 輝，祁 楠，王忠凱，白 睿，洪志良，姜 培JIANG PEI

(復(fù)旦大學(xué) 專用集成電路與系統(tǒng)國(guó)家重點(diǎn)實(shí)驗(yàn)室，上海 201203)

提出一種采用疊層電感(Stacked Inductor)的25Gb/s 30dB的限幅放大器(Limiting Amplifier, LA)，相對(duì)于傳統(tǒng)限幅放大器，該放大器面積更小.改進(jìn)的Cherry-Hooper放大器能夠解決增益和電壓余度(Voltage Headroom)之間的折中問(wèn)題，因此具有3級(jí)級(jí)聯(lián)的該放大器組成了本電路的核心增益級(jí).直流失調(diào)消除電路由低通濾波器和放大器組成，同時(shí)利用密勒效應(yīng)實(shí)現(xiàn)電容倍增從而節(jié)約電容面積.為了在印刷電路板上單獨(dú)測(cè)試LA，將連續(xù)時(shí)間均衡器以及具有前饋均衡的輸出驅(qū)動(dòng)器都集成在本芯片上.該設(shè)計(jì)采用TSMC 65nm工藝進(jìn)行流片驗(yàn)證，測(cè)試結(jié)果表明3dB帶寬達(dá)到17.5GHz，增益為29.0dB；在電源電壓為1.1V的情況下，核心增益級(jí)功耗為25.3mW，占用0.072mm2面積.

疊層電感； 限幅放大器； 帶寬拓展技術(shù)； 直流失調(diào)消除

隨著現(xiàn)代通信傳輸速率的不斷提高，光通信電路發(fā)揮的作用越來(lái)越重要.限幅放大器(Limiting Amplifier， LA)作為光接收機(jī)的關(guān)鍵器件(圖1)，決定著接收機(jī)的靈敏度、帶寬等重要參數(shù)，影響著整個(gè)光纖通信系統(tǒng)的性能.在現(xiàn)有工藝條件下，為了滿足對(duì)限幅放大器增益和帶寬的要求，通常采用多級(jí)級(jí)聯(lián)結(jié)構(gòu)，并且每級(jí)都采用電感進(jìn)行帶寬拓展，而大量使用電感致使芯片面積增大.本文限幅放大器的增益級(jí)由使用疊層電感拓展帶寬技術(shù)的級(jí)聯(lián)Cherry-Hooper放大器組成，解決面積和功耗問(wèn)題.

本文首先介紹片上電感的基本特點(diǎn)與面臨的問(wèn)題，疊層電感高電感密度特性以及疊層電感的設(shè)計(jì)流程；其次分析和設(shè)計(jì)采用疊層電感的25Gb/s 30dB的單片限幅放大器；最后給出測(cè)試結(jié)果，并進(jìn)行總結(jié).

1 疊層電感分析

1.1 片上電感的特點(diǎn)與面臨的問(wèn)題

自1990年代早期提出以來(lái)，片上電感已經(jīng)成為一個(gè)重要的研究課題.片上電感與IC工藝兼容，穩(wěn)定性好，并且可以實(shí)現(xiàn)的電感值范圍比較大，為電路的設(shè)計(jì)提供了靈活性.但是片上電感也面臨著品質(zhì)因數(shù)(Q值)低和占據(jù)芯片面積大兩個(gè)方面的問(wèn)題.

1.2 疊層電感

與射頻(RF)電路對(duì)電感的要求不同，高速串行電路中使用電感主要是用來(lái)拓展帶寬，對(duì)Q值并沒(méi)有很高的要求.但是為了拓展帶寬，在整個(gè)電路里會(huì)使用大量電感，所以電感高電感值密度是高速串行電路的迫切要求.工藝廠商提供的電感主要是針對(duì)RF電路應(yīng)用，通常只是采用頂層厚金屬的平面電感，而疊層電感同時(shí)使用頂層金屬和低層金屬，于是就把傳統(tǒng)的平面電感轉(zhuǎn)換成立體電感.圖2展示了一種采用兩層金屬的疊層電感，總電感值包括每個(gè)電感的自感值和兩層線圈間的互感.如果上下兩個(gè)電感的繞行方向是一致的，互感為正，那么總感值是自感值加上互感值，于是疊層電感的電感值可以表示為[1]：

Ltot=L1+L2+M1+M2,

(1)

其中L1是上層金屬層線圈的電感值，L2是下層金屬層線圈的電感值，M1，M2是互感值.當(dāng)L1和L2的幾何結(jié)構(gòu)完全相同，即使L1金屬層厚度和L2不同，L1和L2的電感值仍然近似相等.在現(xiàn)在深亞微米工藝中，金屬層間的豎直距離相對(duì)于電感的平面尺寸小很多，互感值通常等于線圈的自感值，于是Ltot約等于4L.但是應(yīng)該記住豎直距離會(huì)影響互感，距離越近互感作用越強(qiáng)，互感值也就越大.

表1 疊層電感仿真結(jié)果*

*表中電感值和Q值都是30GHz時(shí)的值.

文獻(xiàn)[2]提出相對(duì)下層線圈到襯底的電容，層間電容對(duì)等效電容具有更大的影響，可以適當(dāng)拉大層間距離來(lái)降低層間電容，提高自諧振頻率.為了驗(yàn)證上述觀點(diǎn)，仿真平面面積是34μm×34μm，線寬3μm，間距3μm，圈數(shù)為2的雙層疊層電感，并改變所用金屬層，仿真結(jié)果總結(jié)在表1中并給出自諧振頻率(fSR).表1中M8_M7表示上層線圈使用的是M8金屬，下層線圈使用的是M7金屬，上層線圈和下層線圈使用通孔進(jìn)行連接.M9_M56表示上層線圈使用M9，下層線圈使用M5和M6.因?yàn)轫攲咏饘費(fèi)9、次頂層金屬M(fèi)8和常規(guī)金屬層M7、M6和M5的厚度差別很大，為了減小損耗、降低上層線圈和下層線圈交界處的反射，提高Q值，可以使用雙層常規(guī)金屬層構(gòu)成下層線圈.綜合考慮，在LA核心增益級(jí)(LA core)設(shè)計(jì)中，采用M9和M6、M5設(shè)計(jì)的兩層疊層電感.

1.3 疊層電感設(shè)計(jì)流程

任何一種螺旋電感的電感值與它的幾何參數(shù)之間都有著復(fù)雜的函數(shù)關(guān)系，針對(duì)不同形狀的電感提出了很多計(jì)算電感值的公式.其中公式(2)[1]在計(jì)算電感值在5～50nH之間的方形電感時(shí)，誤差小于10%.雖然該公式在計(jì)算小于1nH的電感會(huì)產(chǎn)生很大的誤差，但是它仍然可以給出合理的初始值.

(2)

其中l(wèi)tot代表線圈的總長(zhǎng)度，W是走線的寬度，N是線圈數(shù)，S是相鄰圈的間距.

通常電磁仿真軟件可以得到電感的散射參數(shù)，但它不能給出電感直觀物理模型信息.公式(3)給出單端電感串聯(lián)等效模型(Equivalent Series Model)和Q值.

LS=Im(1/Y11)/2πf， RS=Re(1/Y11)， Q=-Im(Y11)/Re(Y11)，

(3)

其中LS為等效串聯(lián)電感，RS為等效串聯(lián)電阻;Re，Im分別表示取實(shí)部和虛部，Y為由散射參數(shù)得到的導(dǎo)納參數(shù)，f是頻率.

適用于各種形狀的兩層疊層電感設(shè)計(jì)流程如下：(1) 計(jì)算L值為目標(biāo)值1/4的平面電感的幾何尺寸參數(shù)(W，S，N，ltot)；(2) 根據(jù)平面電感幾何尺寸參數(shù)畫(huà)出兩層疊層電感，然后導(dǎo)出GDS文件；(3) 將上面的GDS文件導(dǎo)入電磁仿真軟件，通過(guò)仿真得到散射參數(shù)；(4) 將仿真得到的散射參數(shù)轉(zhuǎn)換成Y參數(shù)，根據(jù)公式(3)計(jì)算L值和Q值的曲線，并得到fSR；(5) 如果L值、Q值和fSR都滿足設(shè)計(jì)要求，則進(jìn)入下一步.如果不滿足要求就需要重新調(diào)整疊層電感的幾何參數(shù).例如：公式(2)表明增加ltot可以提高L值；增加兩層線圈間的距離可以減小等效電容，提高fSR；增加同層相鄰線圈間的距離(S)可以減小電容，提高自諧振頻率；增加走線寬度(W)可以減小損耗，提高Q值，但是這會(huì)增加的電容導(dǎo)致自諧振頻率降低；(6) 根據(jù)散射參數(shù)產(chǎn)生電感等效π模型.

1.4 疊層電感間的間距

為了避免大量電感之間的電磁耦合現(xiàn)象對(duì)電路性能的影響，必須保證電感之間有一定的安全距離.文獻(xiàn)[3-4]指出：將相鄰的兩個(gè)單端電感接成兩端口網(wǎng)絡(luò)的形式(電感各有一個(gè)端口接地)，測(cè)得的插入損耗(S21)說(shuō)明：保證兩個(gè)電感的邊緣間距等于1/2電感的邊長(zhǎng)，插入損耗就減小為開(kāi)路焊盤(pán)間的數(shù)值.換句話說(shuō)，當(dāng)電感的中心間距等于電感邊長(zhǎng)的1.5倍時(shí)，電感之間的兩個(gè)電感間的耦合系數(shù)小到可以認(rèn)為是開(kāi)路程度.

2 單片限幅放大器設(shè)計(jì)

2.1 單片限幅放大器結(jié)構(gòu)

限幅放大器通常是集成在光接收機(jī)里的，但是為了單獨(dú)測(cè)試LA，除了限幅放大器核心增益級(jí)(LA core)外，輔助模塊也需要集成在片上，這些輔助模塊主要是用來(lái)補(bǔ)償測(cè)試電路板以及測(cè)試電纜對(duì)輸入輸出高頻信號(hào)產(chǎn)生的衰減.如圖3所示，整個(gè)芯片包括連續(xù)時(shí)間均衡器(Continuous Time Linear Equalizer， CTLE)，3級(jí)級(jí)聯(lián)的改進(jìn)的Cherry-Hooper放大器構(gòu)成的限幅放大器核心，直流失調(diào)消除(DC Offset Cancellation， DCOC)回路以及輸出驅(qū)動(dòng)器(Output Driver， OD).LA core使用12個(gè)前面介紹的單端疊層電感在拓展帶寬的同時(shí)盡量減小芯片面積.之所以使用單端疊層電感一方面是為了版圖對(duì)稱性，另一方面可以保證電感仿真的準(zhǔn)確度.

CTLE位于芯片的最前端，用于抵消印刷電路板(PCB)上傳輸線、焊盤(pán)電容對(duì)高頻信號(hào)的衰減.DCOC回路通過(guò)低通濾波器檢測(cè)輸出的直流失調(diào)，然后對(duì)失調(diào)進(jìn)行放大，負(fù)反饋到輸入，進(jìn)行直流失調(diào)消除.輸出驅(qū)動(dòng)器驅(qū)動(dòng)焊盤(pán)和芯片的靜電放電(ESD)電容，鍵合線和PCB上的共面波導(dǎo).文獻(xiàn)[5]指出：對(duì)于給定總增益Atot，使整體帶寬最大化的放大級(jí)數(shù)為Nopt=2lnAtot，此時(shí)單級(jí)增益為Avs，opt=1.65.但是考慮到，對(duì)于比較大的總增益，Nopt會(huì)是一個(gè)很大的值，更大的Nopt意味著更多的功耗，比Nopt少的放大器級(jí)數(shù)并不會(huì)使帶寬急劇減??；而且Avs，opt會(huì)直接影響電路的噪聲性能，又要Avs，opt盡量大.所以從功耗和噪聲性能的角度綜合考慮，我們采用3級(jí)改進(jìn)的Cherry-Hooper放大器作為核心增益級(jí).

2.2 電感并聯(lián)補(bǔ)償(shunt-peaking)帶寬拓展技術(shù)

2.3 改進(jìn)的Cherry-Hooper放大器

如圖6所示，相對(duì)于傳統(tǒng)結(jié)構(gòu)，改進(jìn)的Cherry-Hooper放大器通過(guò)增加電阻RH消除電壓余度和增益的折中問(wèn)題[6]：RH可以分?jǐn)侻1的部分漏電流，可以實(shí)現(xiàn)通過(guò)增加電流提高gm1同時(shí)不影響直流工作點(diǎn).改進(jìn)的Cherry-Hooper放大器的直流小信號(hào)增益可以表示為：

(4)

2.4 連續(xù)時(shí)間均衡器

為了能夠均衡25Gb/s的數(shù)據(jù)，均衡器必須具有高寬帶和高頻自舉(boosting)能力，這里我們使用圖7(a)所示的采用電感并聯(lián)補(bǔ)償?shù)腃TLE結(jié)構(gòu)[7].

該電路可以看成具有源極負(fù)反饋的放大器與采用電感并聯(lián)補(bǔ)償技術(shù)的電流模邏輯(Current Mode Logic， CML)緩沖器的級(jí)聯(lián)電路，它的小信號(hào)傳輸函數(shù)為：

(5)

2.5 直流失調(diào)消除

雖然主電路的增益設(shè)計(jì)為30dB，但是主信號(hào)通路通常使用最小溝道長(zhǎng)度的MOS管提高電路速度，所以輸出端的直流失調(diào)仍然會(huì)是一個(gè)很嚴(yán)重的問(wèn)題.為此我們加入如圖8所示的直流失調(diào)消除電路，該直流失調(diào)消除回路包括Rf和Cf構(gòu)成的低通濾波電路，放大器Af以及反饋回路里的差分對(duì)管gmf.首先低通濾波器提取出限幅放大器核心電路的輸出直流失調(diào)，然后放大器Af放大該失調(diào)并負(fù)反饋到限幅放大器主通路的差分輸入管gmf.如果輸入直流失調(diào)是Vos，in，輸出失調(diào)可以表示為[8]：

(6)

其中Gmf=Afgmf.公式(6)表明，當(dāng)限幅放大器的主電路已經(jīng)確定的情況下(Gm，A，R已經(jīng)確定)，輸出端的失調(diào)只由反饋回路里的運(yùn)算放大器增益和反饋差分對(duì)管的gmf決定，但是直流失調(diào)消除回路能夠處理的最大輸入等效直流失調(diào)能力則是由gmf的尾電流源決定.增大gmf尾電流源電流一方面會(huì)增加功耗，另一方面會(huì)增加反饋對(duì)管尺寸，引入更多寄生電容減慢電路速度.圖8所示電路的低頻截止頻率可以表示為[8]：fL=(1+AGmfR)/RfCf.當(dāng)輸入出現(xiàn)連續(xù)的‘0’或者‘1’時(shí)，為了避免直流偏移(DC wander)[9]造成誤碼，低頻截止頻率fL應(yīng)該盡可能小.為了得到盡量低的fL，Rf和Cf應(yīng)盡量大同時(shí)盡量節(jié)省面積，Cf可以跨接在誤差放大器的輸入和輸出端，利用密勒效應(yīng)增大反饋回路時(shí)間常數(shù).

2.6 輸出驅(qū)動(dòng)器

輸出驅(qū)動(dòng)器采用文獻(xiàn)[10]提出的內(nèi)置前饋均衡器(Feedforward Equalizer， FFE)的結(jié)構(gòu).如圖9所示，M1，RD，L和尾電流源ISS1組成輸出驅(qū)動(dòng)器的主電路，輸出電阻RD為50Ω，并且具有4位控制字；M2，M3和尾電流源ISS2組成FFE通路.圖9中的M3不僅給M2提供合適的直流工作點(diǎn)，還可以減小M2的柵漏寄生電容Cgd因?yàn)槊芾招?yīng)在輸入端引入的負(fù)載.均衡作用可以直觀的理解為：FFE通路信號(hào)的直流成分全部經(jīng)電感L短路到電源，對(duì)輸出沒(méi)有影響；高頻成分的一部分則經(jīng)RD到輸出節(jié)點(diǎn)，并且頻率越高貢獻(xiàn)給輸出節(jié)點(diǎn)的比例越大，以此起到均衡作用.

輸出驅(qū)動(dòng)器傳輸函數(shù)可以表示為：

(7)

(8)

仿照2.2節(jié)，可以做出不同α下的BWER(圖10(a))和過(guò)沖隨ζ變化的曲線(圖10(b)).圖10表明在ζ確定的情況下，α的值決定了BWER和過(guò)沖，增加α可以增加BWER和過(guò)沖.公式(7)表明調(diào)整α并不會(huì)改變低頻增益，所以增加α提高帶寬的負(fù)面影響只是功耗增加.圖9中ISS1，ISS2都設(shè)計(jì)為可調(diào)，ISS1決定輸出幅度，兩端匹配下的差分輸出峰峰值為Vppd=ISS1R；ISS1和ISS2相對(duì)大小決定著FFE的均衡能力.在本文設(shè)計(jì)里ISS1，ISS2各有3個(gè)控制字調(diào)節(jié)，最大電流分別是12mA和6mA.

3 疊層電感與限幅放大器測(cè)試結(jié)果

疊層電感和限幅放大器采用TSMC 65nm進(jìn)行流片，疊層電感測(cè)試芯片和限幅放大器的照片如圖11(a)和12(a)所示.疊層電感測(cè)試芯片包含6個(gè)疊層電感和3個(gè)用于去嵌(de-embedding)的模塊.疊層電感測(cè)試芯片的面積是760μm×720μm，單片限幅放大器面積為770μm×330μm(包括CTLE、LA core和OD).

3.1 疊層電感測(cè)試結(jié)果

為了準(zhǔn)確地測(cè)量電感，除了常規(guī)的網(wǎng)絡(luò)分析儀和探針校準(zhǔn)外，我們采用文獻(xiàn)[11]里提出的COST(Cascade Open-Short-Thru)去嵌方法.如圖11(a)所示，片上的開(kāi)路(open)，短路(short)，通路(thru)用于去除芯片上焊盤(pán)以及饋線(feedline)的影響.圖11(b)是疊層電感的探針測(cè)試示意圖，圖中略去了探針臺(tái)；探針臺(tái)測(cè)試得到的散射參數(shù)可以使用[11]介紹的方法處理得到電感的準(zhǔn)確參數(shù).圖11(c)是疊層電感仿真(L-HFSS)結(jié)果與測(cè)試結(jié)果(L-measured)的對(duì)比圖，對(duì)比圖表明電感仿真結(jié)果和測(cè)試結(jié)果在很寬頻率范圍內(nèi)都能很好的匹配.電感值在25GHz 時(shí)的誤差也只有10%；自諧振頻率的仿真結(jié)果是37.7GHz，測(cè)試結(jié)果是34.5GHz，誤差是9%.

3.2 限幅放大器測(cè)試結(jié)果

如圖12(a)所示，信號(hào)從左到右依次經(jīng)過(guò)CTLE、LA core(包含12個(gè)單端疊層電感)和OD，其中核心增益級(jí)的面積是450μm×160μm.由于測(cè)試條件限制，對(duì)該差分電路散射參數(shù)測(cè)試只能使用雙端口網(wǎng)絡(luò)分析儀進(jìn)行測(cè)試(圖12(b))，與差分測(cè)試所得到的結(jié)果相比會(huì)低6dB，圖12(c)所示的測(cè)試平臺(tái)用于眼圖測(cè)試，電源電壓均為1.1V.圖13(a)表明輸出驅(qū)動(dòng)器的FFE在12.5GHz時(shí)，可以提高1dB；從圖13(b)可以看出CTLE可調(diào)范圍是4dB，步長(zhǎng)小于1dB.

在CTLE和FFE都不工作時(shí)，電路帶寬只有7.37GHz；通過(guò)調(diào)節(jié)控制字，得到的增益和帶寬最優(yōu)值，S21低頻值為23dB，-3dB帶寬是17.5GHz(圖13(c)).圖13(d)是最優(yōu)配置下，差分輸入90mV，25Gb/s 情況下的輸出眼圖，眼的幅度是572mV，抖動(dòng)(jitter)為1.08ps-RMS.所以在最優(yōu)配置下，整個(gè)芯片(包括CTLE，LA core和OD)的差分增益是29.0dB，帶寬仍然是17.5GHz.表2是與最近發(fā)表的限幅放大器的性能對(duì)比，可以看出0.072mm2的核心增益級(jí)面積是文獻(xiàn)[9]的60%，體現(xiàn)了疊層電感的優(yōu)勢(shì).

設(shè)計(jì)增益/dB-3dB帶寬/GHz電源電壓/V功耗/mW工藝面積/mm2文獻(xiàn)[9]31．122．11．023．065nmCMOS0．12文獻(xiàn)[12]31．5NA1．244．065nmCMOSNA本文29．017．51．125．3?65nmCMOS0．072?

*核心增益級(jí).

4 結(jié) 論

本文提出使用改進(jìn)的Cherry-Hooper放大器作為增益核心電路，使用疊層電感拓展帶寬來(lái)設(shè)計(jì)限幅放大器，同時(shí)給出疊層電感設(shè)計(jì)流程.使用TSMC 65nm CMOS工藝完成限幅放大器和疊層電感設(shè)計(jì)，疊層電感測(cè)試結(jié)果表明在25GHz以內(nèi)都能很好的與仿真結(jié)果匹配；限幅放大器測(cè)試表明，-3dB帶寬達(dá)到了17.5GHz，增益為29.0dB.核心增益級(jí)面積只有0.072mm2，在1.1V電源電壓下，功耗為25.3mW.

[1] RAZAVI B. RF Microelectronics [M]. 2ed. New Jersey：Prentice Hall， 2011.

[2] ZOLFAGHARI A， CHAN A， RAZAVI B. Stacked inductors and transformers in CMOS technology [J].IEEEJSolid-StateCircuits， 2001，36(4)：620-628.

[3] BURGHARTZ J N， EDELSTEIN D C， SOYUER M，etal. RF circuit design aspects of spiral inductors on silicon [J].IEEEJSolid-StateCircuits， 1998，33(12)：2028-2034.

[4] BULZACCHELLI J F， MENOLFI C， BEUKEMA T J，etal. A 28-Gb/s 4-tap FFE/15-tap DFE serial link transceiver in 32-nm SOI CMOS technology [J].IEEEJSolid-StateCircuits， 2012，47(12)：3232-3248.

[5] PALERMO S. High-Speed Links Circuits and Systems Course Slides[EB/OL].[2015-11-5]. http：∥www.ece.tamu.edu/～spalermo/ecen720.html，85：86-87.

[6] RAZAVI B. Design of integrated circuits for optical communications [M]. New York， USA：John Wiley & Sons, 2012.

[7] LEE J. A 20-Gb/s Adaptive Equalizer in 0.13-mm CMOS Technology [J].IEEEJSolidStateCircuits， 2006，41(9)：2058-2066.

[8] LEE J. High-Speed CMOS Circuit Techniques for Broadband Communications[EB/OL].[2015-11-5].www.cc.ee.ntu.edu.tw/～jrilee/course/2009_Tutorial_10.pdf.

[9] HOU Z， PAN Q， WANG Y，etal. A 23-mW 30-Gb/s digitally programmable limiting amplifier for 100GbE optical receivers [C]∥Radio Frequency Integrated Circuits Symposium(RFIC). Tampa Bay， Florida， USA：IEEE Press， 2014：279-282.

[10] KUCHARSKI D， GUCKENBERGER D， MASINI G，etal. 10Gb/s 15mW optical receiver with integrated Germanium photodetector and hybrid inductor peaking in 0.13μm SOI CMOS technology [C]∥IEEE International Solid-State Circuits Conference Digest of Technical Papers(ISSCC). San Francisco， CA， USA：IEEE Press， 2010：360-361.

[11] CHO M， HUNG G， CHIU C，etal. A cascade open-short-thru(COST) de-embedding method for microwave on-wafer characterization and automatic measurement [J].IEICETransactionsonElectronics， 2005，88(5)：845-850.

[12] JIANG J Y， CHIANG P C， HUNG H W，etal. 100Gb/s ethernet chipsets in 65nm CMOS technology [C]∥IEEE International Solid-State Circuits Conference Digest of Technical Papers(ISSCC). San Francisco， CA， USA：IEEE Press， 2013：120-121.A 25Gb/s 30dB Limiting Amplifier Based on On-Chip Stacked Inductor

GUO Hui， QI Nan， WANG Zhongkai， BAI Rui， HONG Zhiliang， CHIANG Patrick Yin

(State Key Laboratory of ASIC& Systems， Fudan University， Shanghai 201203， China)

A 25Gb/s 30dB limiting amplifier(LA) composed with 3 cascaded modified Cherry-Hooper amplifiers is presented， which utilizes on-chip stacked inductors. Compared with traditional one using planar inductors， this core of LA occupies less area. Modified Cherry-Hooper amplifier can get rid of tradeoff between gain and headroom. DC offset cancellation is implemented by a feedback loop consisting of a low-pass filter(LPF) and amplifier. In order to measure LA on PCB， continuous time linear equalizer(CTLE) and output driver(OD) embedded with feedforward equalizer(FFE) are integrated in this chip. This proposed LA is designed using TSMC 65-nm technology. Measurement results show that -3dB frequency is 17.5GHz and gain 29.0dB. The core gain stage of this chip consumes 25.3mW under 1.1V supply voltage and its area is just 0.072mm2.

stacked inductor； limiting amplifier； bandwidth extension technique； DC offset cancellation

2016-01-18

與Photonic Technology合作項(xiàng)目

郭 輝(1990—)，男，碩士研究生；姜 培，男，教授，通訊聯(lián)系人，E-mail：pchiang@eecs.oregonstate.edu.

0427-7104(2016)05-0660-08

TN 772

A