基于“口袋實(shí)驗(yàn)室”的實(shí)踐教學(xué)模式實(shí)施方法

姜志鵬+陳正宇+閻浩

摘 要：口袋實(shí)驗(yàn)室教學(xué)模式是一種基于實(shí)驗(yàn)設(shè)備微型化的實(shí)驗(yàn)?zāi)Ｊ?。文章分析了口袋?shí)驗(yàn)室教學(xué)模式的目標(biāo)，研究了這種模式的特點(diǎn)，提出了實(shí)施過程需要注意的要點(diǎn)，從設(shè)計(jì)實(shí)驗(yàn)項(xiàng)目時(shí)應(yīng)遵循的主要原則和教學(xué)過程的組織角度作了分析和闡述。教學(xué)實(shí)踐表明，基于該方法的口袋實(shí)驗(yàn)室教學(xué)能較好地實(shí)現(xiàn)教學(xué)目標(biāo)。

關(guān)鍵詞：口袋實(shí)驗(yàn)室;實(shí)踐教學(xué);實(shí)驗(yàn)設(shè)計(jì);教學(xué)組織

中圖分類號(hào)：TN915 ? ? ? ?文獻(xiàn)標(biāo)識(shí)碼：A ? ? ? ? ? ? ? ?文章編號(hào)：2095-1302（2015）09-00-02

0 ?引 ?言

口袋實(shí)驗(yàn)室實(shí)驗(yàn)教學(xué)模式是指將實(shí)驗(yàn)設(shè)備微型化，方便攜帶，允許實(shí)驗(yàn)者自選場合自選時(shí)間進(jìn)行實(shí)驗(yàn)的一種教學(xué)模式?？诖鼘?shí)驗(yàn)室教學(xué)模式的提出是以集成技術(shù)迅猛發(fā)展為技術(shù)前提[1-3]，IC制造商，比如XILINX公司宣布已經(jīng)推出了16 nm的高集成度FPGA芯片[4-6]。在這樣高集成度的情況下，產(chǎn)生了大量的片上系統(tǒng)芯片（ System On Chip，SOC），如XILINX公司推出的Artix-7 FPGA 芯片[7]，片上提供了33280 個(gè)邏輯門，5 200個(gè)邏輯區(qū)域，1 800 Kb的快速RAM，5個(gè)時(shí)鐘管理模塊以及90個(gè)DSP區(qū)，另外還提供了片上模數(shù)轉(zhuǎn)換器，使得在該芯片上實(shí)現(xiàn)一個(gè)完整的系統(tǒng)成為可能。

目前，口袋實(shí)驗(yàn)室在各類院校，尤其是工科物聯(lián)網(wǎng)、電子、通信以及計(jì)算類、控制類專業(yè)中有日趨普及的趨勢，但還未完全形成一套完整有效的理論體系。本文從口袋實(shí)驗(yàn)室的實(shí)驗(yàn)項(xiàng)目設(shè)計(jì)和實(shí)驗(yàn)過程的組織等角度進(jìn)行了探索。

1 ?實(shí)驗(yàn)項(xiàng)目的設(shè)計(jì)

口袋實(shí)驗(yàn)室的目的是提高實(shí)驗(yàn)效果，而實(shí)驗(yàn)效果的提高離不開學(xué)生的實(shí)驗(yàn)興趣。為了提高實(shí)驗(yàn)興趣，一方面實(shí)驗(yàn)項(xiàng)目設(shè)計(jì)得富有挑戰(zhàn)性，另一方面要確保經(jīng)過學(xué)生的努力能實(shí)現(xiàn)主要設(shè)計(jì)目標(biāo)，防止挫傷學(xué)生的積極性。為此，應(yīng)滿足以下3點(diǎn)要求。

1.1 ?工程性

工科院校本科層次學(xué)生的培養(yǎng)目標(biāo)，主要還是工程能力的培養(yǎng)。因此在設(shè)計(jì)實(shí)驗(yàn)項(xiàng)目時(shí)，應(yīng)注意項(xiàng)目的工程性特點(diǎn)。應(yīng)當(dāng)從本專業(yè)的實(shí)際工程項(xiàng)目中選擇某些課題經(jīng)適當(dāng)簡化后交給學(xué)生以口袋實(shí)驗(yàn)室的實(shí)驗(yàn)?zāi)Ｊ竭M(jìn)行，并且應(yīng)注意選題實(shí)現(xiàn)效果和參數(shù)不能過于理想化，應(yīng)與現(xiàn)實(shí)工程接軌。比如，金陵科技學(xué)院在2015年的口袋實(shí)驗(yàn)室實(shí)驗(yàn)中，要求設(shè)計(jì)一個(gè)基于FPGA的數(shù)控恒流源，給出了明確的設(shè)計(jì)參數(shù)下限，這些參數(shù)均與工程實(shí)踐密切相關(guān)，并且也是可以實(shí)現(xiàn)的。

1.2 ?挑戰(zhàn)性

挑戰(zhàn)性特點(diǎn)決定了所設(shè)計(jì)的實(shí)驗(yàn)項(xiàng)目的實(shí)現(xiàn)方案需要經(jīng)過努力才能獲得，學(xué)生們不能輕易獲取，如果設(shè)計(jì)方案直接到達(dá)學(xué)生手中，就使學(xué)生們的創(chuàng)新思維得不到訓(xùn)練，使實(shí)驗(yàn)效果大打折扣。一個(gè)良好的口袋實(shí)驗(yàn)室實(shí)驗(yàn)項(xiàng)目，應(yīng)要求學(xué)生查閱大量的文獻(xiàn)資料，經(jīng)過充分的小組討論和論證，得出幾種可能方案，并一一驗(yàn)證是否可行，是否最佳，也只有通過這樣一個(gè)過程，才使得實(shí)驗(yàn)不能在幾節(jié)課的時(shí)間內(nèi)完成，從而必須利用口袋實(shí)驗(yàn)室在課余時(shí)間完成實(shí)驗(yàn)。

1.3 ?自主性

口袋實(shí)驗(yàn)室把實(shí)驗(yàn)過程從固定時(shí)間固定地點(diǎn)的實(shí)驗(yàn)室搬移到了其他場合，這就對(duì)實(shí)驗(yàn)項(xiàng)目的自主性提出了較高的要求。學(xué)生應(yīng)能在教師較少指導(dǎo)甚至不指導(dǎo)的情況下，自主完成分析課題，解決有可能出現(xiàn)的各方面問題的任務(wù)。當(dāng)實(shí)驗(yàn)課題需要用到課堂上還未教過或者根本不教的知識(shí)時(shí)，學(xué)生應(yīng)能高度自主地展開自學(xué)，而不是坐等教師講課后再做實(shí)驗(yàn)。

2 ?實(shí)驗(yàn)過程的組織

2.1 ?實(shí)驗(yàn)選題

為了保證前述實(shí)驗(yàn)項(xiàng)目的挑戰(zhàn)性，就必須防止本屆學(xué)生輕易從往屆學(xué)生處獲得項(xiàng)目的設(shè)計(jì)結(jié)果。為此，金陵科技學(xué)院建立了嚴(yán)格的選題制度，即要求當(dāng)年度的設(shè)計(jì)選項(xiàng)不得與三年內(nèi)的課題相同，必須經(jīng)過變化。此外，規(guī)定同一年度對(duì)某一年級(jí)的選題，至少應(yīng)包含三個(gè)課題，這也從一定程度上增加了課題的可選性，提高了學(xué)生的學(xué)習(xí)興趣。

2.2 ?建立團(tuán)隊(duì)

由于口袋實(shí)驗(yàn)室教學(xué)模式使學(xué)生在實(shí)驗(yàn)過程中脫離了教師的視線，某種程度上對(duì)學(xué)生的自覺性提出了較高的要求。而團(tuán)隊(duì)從一定程度上能對(duì)個(gè)體產(chǎn)生約束作用。同時(shí)，現(xiàn)代工程教育理念也要求學(xué)生具備團(tuán)隊(duì)合作意識(shí)[5]，因此，教師應(yīng)在實(shí)驗(yàn)之初認(rèn)真組織團(tuán)隊(duì)建設(shè)，從態(tài)度、學(xué)習(xí)能力、特長等角度對(duì)團(tuán)隊(duì)成員合理調(diào)配，最后每組選定組長，組長對(duì)全組承擔(dān)監(jiān)督、任務(wù)分配的職能。

2.3 ?建立團(tuán)隊(duì)間的交流機(jī)制

為了提高實(shí)驗(yàn)對(duì)學(xué)生知識(shí)理解、知識(shí)廣度方面的促進(jìn)作用，應(yīng)在實(shí)驗(yàn)期間建立穩(wěn)定的團(tuán)隊(duì)間交流機(jī)制，在團(tuán)隊(duì)交流期間，由各組分別闡述各自的設(shè)計(jì)方案，交流可能遇到的問題，共享已經(jīng)查到的資料，從而使實(shí)驗(yàn)的效率大大提高。

2.4 ?實(shí)驗(yàn)結(jié)果考核

基于口袋實(shí)驗(yàn)室的實(shí)驗(yàn)教學(xué)模式，由于將實(shí)驗(yàn)的大部分時(shí)間交給了學(xué)生，學(xué)生的表現(xiàn)往往對(duì)教師來說是個(gè)盲區(qū)，從而對(duì)考核結(jié)果的公平合理性提出了挑戰(zhàn)。在金陵科技學(xué)院基于口袋實(shí)驗(yàn)室的教學(xué)實(shí)踐中，從時(shí)間上突出了階段性考核的特點(diǎn)，從方式上突出了個(gè)人面試的特點(diǎn)。每組在實(shí)驗(yàn)之初就撰寫詳細(xì)的實(shí)驗(yàn)進(jìn)度，將實(shí)驗(yàn)過程分為若干個(gè)階段，教師平時(shí)不干預(yù)學(xué)生的實(shí)驗(yàn)，但在階段時(shí)間節(jié)點(diǎn)，將專門組織時(shí)間檢查學(xué)生階段任務(wù)的完成情況。未能如期完成任務(wù)的團(tuán)隊(duì)，要求分析原因并在下一階段有所改進(jìn)。階段任務(wù)如期完成情況占總評(píng)成績的一部分。然后每個(gè)階段組織小型面試，對(duì)每個(gè)團(tuán)隊(duì)成員進(jìn)行隨機(jī)問答，考察學(xué)生的知識(shí)掌握情況，并直接影響該成員的總評(píng)成績。

3 ?口袋實(shí)驗(yàn)設(shè)備的選擇

口袋實(shí)驗(yàn)設(shè)備的選擇，應(yīng)以體積小、功能全、操作方便、可擴(kuò)展性強(qiáng)為主要原則。要求實(shí)驗(yàn)設(shè)備“體積小”，即要求設(shè)備能隨身攜帶，甚至可以放在口袋中，這樣才能滿足學(xué)生有設(shè)計(jì)靈感和實(shí)驗(yàn)欲望時(shí)隨時(shí)獲取設(shè)備的要求?！肮δ苋钡囊笫侵杆x擇的口袋式設(shè)備能提供豐富的軟硬件資源，方便實(shí)驗(yàn)時(shí)的功能實(shí)現(xiàn)，這是口袋實(shí)驗(yàn)室實(shí)驗(yàn)效果得到保證的必然要求。“操作方便”是指口袋式設(shè)備的使用應(yīng)簡易可行，不需要太多的外接設(shè)備即可使用，只有這樣才能滿足口袋實(shí)驗(yàn)在任意場合都可實(shí)行的實(shí)際要求?！翱蓴U(kuò)展性強(qiáng)”是指由于口袋實(shí)驗(yàn)設(shè)備的體積小，所提供的功能不可能面面俱到，應(yīng)根據(jù)具體實(shí)驗(yàn)要求擴(kuò)展外部設(shè)備以便擴(kuò)展實(shí)驗(yàn)功能，這個(gè)要求同樣是為了保證口袋實(shí)驗(yàn)的實(shí)驗(yàn)質(zhì)量。

以金陵科技學(xué)院為例，在實(shí)施電子類、物聯(lián)網(wǎng)類等相關(guān)專業(yè)的口袋實(shí)驗(yàn)教學(xué)實(shí)踐時(shí)選擇用的口袋實(shí)驗(yàn)設(shè)備之一是DIGILENT公司的BASYS3板，如圖1所示。該板體積小巧，板上核心芯片為XILINX公司的Artix7 FPGA，核心功能可編程。板上資源豐富、接口齊全，如表1所列。它所提供的PMOD接口能夠連接從藍(lán)牙收發(fā)器、無線收發(fā)器、紅外收發(fā)器、GPS等各類外擴(kuò)設(shè)備[8]，能夠完成工業(yè)控制、物聯(lián)網(wǎng)等眾多功能，且使用時(shí)只需一根電源線與電腦相連即可。因此該板比較適合用于口袋實(shí)驗(yàn)設(shè)備。

圖1 ?BASYS3口袋實(shí)驗(yàn)板資源圖[9，10]

表1 ?BASYS3口袋實(shí)驗(yàn)板資源一覽表

序號(hào) 資源 序號(hào) 資源

1 電源正常指示 9 FPGA配置復(fù)位

2 PMOD接口 10 編程模式選擇

3 模擬信號(hào)接口 11 USB接口

4 4位數(shù)碼管 12 VGA接口

5 拔動(dòng)開關(guān)（16個(gè)） 13 UART/JTAG接口

6 發(fā)光二極管（16個(gè)） 14 外部電源

7 按鈕（5個(gè)） 15 電源開關(guān)

8 FPGA編程指示 16 電源選擇

4 ?結(jié) ?語

基于口袋實(shí)驗(yàn)設(shè)備的實(shí)驗(yàn)教學(xué)模式，充分發(fā)揮設(shè)備易攜帶易操作且功能豐富的特點(diǎn)，使學(xué)生可以在任意場合任意時(shí)間，只要有實(shí)驗(yàn)欲望或創(chuàng)作靈感，均可進(jìn)行實(shí)驗(yàn)，大大解決了實(shí)驗(yàn)室空間受限、時(shí)間有限等問題，金陵科技學(xué)院的教學(xué)實(shí)踐結(jié)果表明，這種實(shí)驗(yàn)?zāi)Ｊ侥茱@著提高學(xué)生的動(dòng)手創(chuàng)新能力，對(duì)其他高校相關(guān)專業(yè)的教學(xué)實(shí)踐有明顯的借鑒意義。

參考文獻(xiàn)

[1]趙娟.中國集成電路設(shè)計(jì)公司現(xiàn)狀分析[J].集成電路應(yīng)用，2015（3）：34-36.

[2]楊榮，陳麗紅，馮黎.半導(dǎo)體制造設(shè)備進(jìn)步支撐半導(dǎo)體產(chǎn)業(yè)持續(xù)發(fā)展[J].集成電路應(yīng)用，2015（4）：28-31.

[3]黃盼.集成電路的現(xiàn)狀及其發(fā)展趨勢[J]. 品牌，2015（3）：166.

[4] Banqiu Wu. Next-generation lithography for 22 and 16 nm technology nodes and beyond[J]. Science China（Information Sciences），2011，54（5）：959-979.

[5] Xilinx將推出16nm的FPGA和SoC，融合存儲(chǔ)器、3D-on-3D和多處理SoC技術(shù)[J]. 電子產(chǎn)品世界，2015（Z1）：65.

[6]薛士然. 16nm FinFET+技術(shù)帶來FPGA的巨大變革[J].單片機(jī)與嵌入式系統(tǒng)應(yīng)用，2015（4）：80.

[7] Xilinx Inc.Artix7 FPGA Product Brief[EB/OL].http：//www.xilinx.com/artix，2014

[8] Digilent Inc.Pmods Reference Manual[EB/OL].http：//www.digilentic.com，2015

[9] Digilent Inc.Basys3 FPGA Board Reference Manual[EB/OL].http：//www.digilentic.com，2014

[10]徐彬，詹華群. 基于Basys開發(fā)板的VGA顯示控制設(shè)計(jì)[J].單片機(jī)與嵌入式系統(tǒng)應(yīng)用，2014（2）：42-45.