大幅度裁減8051IP及其應(yīng)用

摘要：本設(shè)計(jì)裁減了8051IP中的uart模塊、計(jì)時(shí)器/計(jì)數(shù)器模塊，并應(yīng)用大幅度裁減后的8051IP設(shè)計(jì)一個(gè)高精度的相位差測(cè)量?jī)x，從而降低了相位差測(cè)量?jī)x的硬件成本，而性能與采用完整8051單片機(jī)IP時(shí)一樣。

關(guān)鍵詞：大幅度裁減8051IP；相位測(cè)量?jī)x；SOPC

中圖分類號(hào)：TN27 文獻(xiàn)標(biāo)識(shí)碼：A

FPGA的典型應(yīng)用從單片機(jī)+FPGA方案發(fā)展到嵌入式單片機(jī)IP +FPGA方案，充分利用了FPGA內(nèi)部資源，大大節(jié)省了硬件成本，是一個(gè)較好的方案。在設(shè)計(jì)一些不是用到處理器全部功能的應(yīng)用系統(tǒng)時(shí)，還可使用通過大幅度裁減處理器IP的uart模塊、計(jì)數(shù)器模塊的方法來降低設(shè)計(jì)的硬件成本。

一、大幅度裁減8051單片機(jī)IP的方案

1.裁減前后的框圖

如下圖是一個(gè)8051單片機(jī)IP的完整框圖，其中包括在許多應(yīng)用系統(tǒng)中，不使用到的uart模塊、計(jì)時(shí)器/計(jì)數(shù)器模塊，而這兩個(gè)模塊在IP中又占很大的體積，故把裁減它們，可大大降低硬件成本。

2. 設(shè)計(jì)文件的裁減

8051單片機(jī)IP的VHDL源代碼主要由描寫8051 IP的頂層模塊、寄存器控制和地址產(chǎn)生模塊、程序計(jì)數(shù)器模塊、輸入/輸出端口模塊、特殊功能寄存器模塊、ALU模塊、中斷控制模塊、uart模塊和計(jì)時(shí)器/計(jì)數(shù)器模塊，以及可供它們調(diào)用的子模塊的VHDL文件構(gòu)成。

其中需要裁減的文件由描寫uart模塊和計(jì)時(shí)器/計(jì)數(shù)器模塊以及可供它們調(diào)用的子模塊的VHDL文件：

TimerCounter.vhd、8BitUpCounter.vhd、UART.vhd、1BitUpCounter.vhd、TXShiftReg.vhd和RXShiftReg.vhd。

還有與之關(guān)聯(lián)的，接口方面需要做簡(jiǎn)單修改的幾個(gè)文件是：

PortControl.vhd、InterruptControl.vhd和SFRMulSubBlk.vhd。

3.裁減后無效的命令

包括對(duì)定時(shí)器/計(jì)數(shù)器工作方式控制寄存器TMOD各位設(shè)置的命令，對(duì)中斷控制寄存器TCON、T2CON中控制定時(shí)器/計(jì)數(shù)器的啟、停和中斷有關(guān)位設(shè)置的命令及設(shè)置計(jì)數(shù)器初值等命令。

還有對(duì)串行控制寄存器SCON和特殊功能寄存器PCON有關(guān)串行通信的的位設(shè)置的命令，讀串行數(shù)據(jù)緩沖器SBUF的命令等。

二、大幅度裁減8051單片機(jī)IP的應(yīng)用

1.典型的應(yīng)用

為了方便比較，我們用裁減后的8051IP代替我們以前做的一個(gè)應(yīng)用完整的8051IP進(jìn)行設(shè)計(jì)的相位差測(cè)量?jī)x中的完整的8051IP，其余都保持不變，包括外圍的vhdl模塊和51單片機(jī)程序都不變，結(jié)果測(cè)試效果完全一樣。

相位差測(cè)量?jī)x由比較整形數(shù)字鑒相模塊、脈寬測(cè)量模塊、裁減后的8051IP充當(dāng)控制的模塊、測(cè)量標(biāo)準(zhǔn)頻率源晶振、LCD顯示模塊和鍵盤模塊構(gòu)成。

兩路正弦波被測(cè)信號(hào)輸入比較整形數(shù)字鑒相模塊，經(jīng)整形和鑒相處理后，其輸出脈沖序列為占空比待測(cè)信號(hào)，這信號(hào)的占空比反映了兩列輸入正弦波信號(hào)的相位差。

脈寬測(cè)量模塊用VHDL語(yǔ)言設(shè)計(jì)，由FPGA 實(shí)現(xiàn)。裁減后的8051IP充當(dāng)控制的模塊，也用FPGA 實(shí)現(xiàn)。

本系統(tǒng)單片機(jī)程序總流程圖如圖2，其中脈寬測(cè)量子程序流程圖如圖3。其中，STR是測(cè)量周期結(jié)束信號(hào)，SEC是選擇測(cè)量高低電平信號(hào)。

本相位差測(cè)量?jī)x在以ALTERA CycloneII EP2C5T144 為核心的FPGA開發(fā)板中實(shí)現(xiàn)并通過驗(yàn)證。

2.使用到uart模塊或計(jì)時(shí)器/計(jì)數(shù)器模塊時(shí)的應(yīng)用

對(duì)于使用到uart模塊或計(jì)時(shí)器/計(jì)數(shù)器模塊時(shí)的系統(tǒng)，當(dāng)然可使用完整的8051IP，但也可使用裁減后的8051IP，只是在外圍根據(jù)具體情況，靈活地構(gòu)造相應(yīng)的uart模塊或計(jì)時(shí)器/計(jì)數(shù)器模塊與8051IP共同組成控制模塊即可。有時(shí)候比使用完整的8051IP核效果更好。

三、結(jié)論

在設(shè)計(jì)一些沒用到uart模塊、計(jì)數(shù)器模塊的系統(tǒng)時(shí)，可采用大幅度裁減處理器IP的uart模塊、計(jì)時(shí)器/計(jì)數(shù)器模塊的方法來降低設(shè)計(jì)的硬件成本，而功能和性能與采用完整8051單片機(jī)IP時(shí)一樣。

參考文獻(xiàn)：

[1] 田秀豐. 低頻數(shù)字式相位測(cè)量?jī)x的設(shè)計(jì)[J]. 無線通信技術(shù)，2008（2）.

[2] 姚暉. 基于單片機(jī)和CPLD 的數(shù)字相位測(cè)量?jī)x設(shè)計(jì)[J]. 工業(yè)控制計(jì)算機(jī)，2010（1）.

[3]廖超平. 基于8051單片機(jī)IP設(shè)計(jì)等精度頻率測(cè)量系統(tǒng)[J]. 科技資訊，2011（22）.