基于FPGA的擴(kuò)頻信號產(chǎn)生器的設(shè)計(jì)與實(shí)現(xiàn)

（中國電子科技集團(tuán)公司第二十七研究所，河南 鄭州 450047）

1 引言

擴(kuò)展頻譜通信（Spread Spectrum Communications）作為一種新型的通信體系，具有抗干擾能力強(qiáng)、截獲概率低、信號隱蔽、保密、易于測距等優(yōu)點(diǎn)，在軍事及民用通信領(lǐng)域得到了廣泛的應(yīng)用。擴(kuò)頻信號產(chǎn)生器是擴(kuò)頻通信系統(tǒng)的重要組成設(shè)備，既可以直接作為擴(kuò)頻通信系統(tǒng)的信源發(fā)射設(shè)備，又可以為擴(kuò)頻通信接收設(shè)備提供各種形式的擴(kuò)頻信號，提高擴(kuò)頻通信系統(tǒng)設(shè)計(jì)中系統(tǒng)設(shè)計(jì)和測試的工作效率。本文以實(shí)際工程需求為例介紹了一種基于現(xiàn)場可編程門陣列（Field Programmable Gates Array，簡稱FPGA）的高性能擴(kuò)頻信號產(chǎn)生器的設(shè)計(jì)與實(shí)現(xiàn)，在設(shè)計(jì)中運(yùn)用了軟件工程化和模塊化的設(shè)計(jì)方法。本文設(shè)計(jì)的信號發(fā)生器經(jīng)實(shí)際工程驗(yàn)證表明，整體設(shè)計(jì)性能穩(wěn)定可靠，滿足了系統(tǒng)的設(shè)計(jì)要求。

2 方案設(shè)計(jì)

為了提高設(shè)備穩(wěn)定性，提升工作頻率和設(shè)備集成度，擴(kuò)大資源容量，降低成本和設(shè)備調(diào)試難度，設(shè)計(jì)采用基于FPGA技術(shù)的設(shè)計(jì)方法，基于FPGA的設(shè)計(jì)實(shí)現(xiàn)可以獲得靈活的接口和控制方式、轉(zhuǎn)換時間短、帶寬較寬、相位連線變化和頻率分辨率較高等優(yōu)點(diǎn)。

擴(kuò)頻信號產(chǎn)生器主要由FPGA處理模塊、DSP模塊、D/A轉(zhuǎn)換模塊、電源網(wǎng)絡(luò)、時鐘管理模塊、FLASH、濾波器和接口電路模塊等組成。擴(kuò)頻信號產(chǎn)生器系統(tǒng)結(jié)構(gòu)框圖如圖1所示。

其中D/A轉(zhuǎn)換模塊和FPGA處理模塊是擴(kuò)頻信號產(chǎn)生器的核心部分。FPGA處理模塊完成偽碼生成、BPSK調(diào)制、數(shù)字上變頻和對D/A進(jìn)行配置等功能；D/A變換模塊主要完成將輸入的數(shù)字信號進(jìn)行D/A變換轉(zhuǎn)換為模擬信號，并經(jīng)后濾波輸出；DSP模塊主要完成FPGA程序下載及系統(tǒng)初始化參數(shù)配置；時鐘管理模塊完成系統(tǒng)內(nèi)所需時鐘信號；接口電路完成對外接口中不同信號需求轉(zhuǎn)換。

圖1 擴(kuò)頻信號產(chǎn)生器系統(tǒng)結(jié)構(gòu)框圖

3 硬件設(shè)計(jì)

在擴(kuò)頻信號產(chǎn)生器的硬件平臺設(shè)計(jì)中，考慮到關(guān)鍵芯片的選取將直接關(guān)系到系統(tǒng)的性能、穩(wěn)定性和可靠性。因此硬件平臺在芯片的選取上充分考慮其性能的同時兼顧功耗和開發(fā)支持環(huán)境等因素。采用高速、高性能FPGA和D/A作為平臺的核心部件，其他外圍電路均采用高集成度器件，以保證處理平臺的整體性能。

擴(kuò)頻信號產(chǎn)生器硬件部分主要由FPGA、DSP、D/A轉(zhuǎn)換、電壓變換、時鐘管理、FLASH、濾波器和接口電平轉(zhuǎn)換電路等組成，擴(kuò)頻信號產(chǎn)生器組成硬件平臺整體框圖如圖2所示。

圖2 硬件平臺整體框圖

3.1 FPGA設(shè)計(jì)

由于FPGA具有用戶可編程的特性，從而使得用戶可以利用相應(yīng)的軟件實(shí)現(xiàn)專門的用途，適于模塊化設(shè)計(jì)。本信號發(fā)生器上采用的是Xilinx公司Virtex-4系列FPGA中的XC4VLX100，它是一種基于高性能邏輯應(yīng)用的現(xiàn)場可編程門陣列，主要用來實(shí)現(xiàn)整個信號發(fā)生器的數(shù)字部分以及對D/A進(jìn)行配置，它與D/A芯片的數(shù)據(jù)以及狀態(tài)控制接口電路如圖3所示。

圖3 FPGA與D/A之間的接口電路

3.2 D/A模塊設(shè)計(jì)

D/A變換器件是信號產(chǎn)生器的關(guān)鍵部件，根據(jù)系統(tǒng)的技術(shù)參數(shù)要求，設(shè)計(jì)上選用了美國 Analog Device公司生產(chǎn)的AD9779A，是一款雙通道、寬動態(tài)范圍數(shù)模轉(zhuǎn)換器（DAC），提供1GSPS的采樣速率，可以產(chǎn)生高至奈奎斯特頻率的多載波，能夠滿足系統(tǒng)需求。D/A變換模塊的電路設(shè)計(jì)選用了 Analog Device公司的推薦設(shè)計(jì)[1]，AD9779A的外部接口電路設(shè)計(jì)如圖4所示。

圖4 AD9779A的外部接口電路

3.3 其它外圍電路設(shè)計(jì)

該系統(tǒng)上設(shè)計(jì)有 50MHz的時鐘晶振，設(shè)計(jì)將此作為系統(tǒng)的工作時鐘，D/A的采樣時鐘將由此進(jìn)行差分處理后獲得；由于系統(tǒng)外部供電電壓為+5V，而選定的FPGA芯片、D/A和其他器件還需要提供1.2V、1.8V、2.5V和3.3V等電壓，因此設(shè)計(jì)了電壓變換模塊；同時設(shè)備還包含了系統(tǒng)與外部進(jìn)行通信所需的接口電路。

3.4 電磁兼容設(shè)計(jì)

由于信號發(fā)生器的信號速率很高，在進(jìn)行設(shè)計(jì)時應(yīng)按照高速電路的設(shè)計(jì)原則進(jìn)行設(shè)計(jì)，而高速電路設(shè)計(jì)易導(dǎo)致電磁兼容問題，是目前高速電路設(shè)計(jì)中急待解決的技術(shù)難題。為保證信號產(chǎn)生器能夠獲得最佳性能，除了元器件的選擇外，良好的電路設(shè)計(jì)和 PCB布局布線也非常重要。因此在信號產(chǎn)生器的電路設(shè)計(jì)初期和制板階段就必須采取各種措施，減小或者消除可能的電磁兼容問題，以保證系統(tǒng)的整體性能。通過對信號產(chǎn)生器的電磁兼容性進(jìn)行分析，主要從以下幾個方面進(jìn)行了針對性的設(shè)計(jì)。

3.4.1 電源設(shè)計(jì)

設(shè)計(jì)全系統(tǒng)電源時，按照高速電路設(shè)計(jì)理論,電源應(yīng)當(dāng)采用線性電源。在芯片的電源附近并聯(lián)濾波電容和旁路電容，濾波電容為芯片提供局域化的直流。旁路電容能消除高頻輻射噪聲和抑制高頻干擾。在設(shè)計(jì)中，對于 FPGA、DSP和 A/D等關(guān)鍵芯片使用內(nèi)部電源層獨(dú)立供電的方法，以保證芯片性能。

3.4.2 接地技術(shù)設(shè)計(jì)

在印制板設(shè)計(jì)中采用單獨(dú)的地線層，模擬地和數(shù)字地嚴(yán)格分開，最后通過電感將模擬地與數(shù)字地在遠(yuǎn)端連接起來。

3.4.3 布局布線設(shè)計(jì)

系統(tǒng)采用具有獨(dú)立地線層和電源層的多層電路板，為保證信號的完整性，并按照電路功能，對器件進(jìn)行分塊布局，綜合考慮各元件之間的分布參數(shù)，使元器件平行排列[2]。在布線方面，數(shù)字信號走線盡可能遠(yuǎn)離模擬電路和控制電路。時鐘輸入信號作為模擬信號處理，遠(yuǎn)離任何模擬輸入和數(shù)字信號。不同用途的引線不平行排列，并保持兩線之間的距離足夠遠(yuǎn)，以減小相互干擾。數(shù)字和模擬信號均按照最短布線原則在同一電路層上走線，并保證足夠?qū)挾取４送?，對于差分對線采用平行等長的布線方法[3]。

4 軟件設(shè)計(jì)

FPGA處理模塊主要由信息碼生成、偽碼產(chǎn)生、BPSK調(diào)制、數(shù)字上變頻、碼鐘產(chǎn)生、配置及通信等主要功能模塊組成。FPGA處理模塊功能框圖如圖5所示。

圖5 FPGA功能框圖

偽碼產(chǎn)生功能模塊主要完成偽隨機(jī)序列的產(chǎn)生，模塊根據(jù)既定的偽碼多項(xiàng)式和偽碼初相在偽碼時鐘的作用下產(chǎn)生連續(xù)的偽隨機(jī)數(shù)據(jù)流，設(shè)計(jì)采用模塊式碼序列發(fā)生器，它的模二加在各級觸發(fā)器之間，模二加的動作是同時并行的，延時小，工作速度高。

BPSK調(diào)制模塊的主要功能是對信息碼與偽隨機(jī)序列模二和后數(shù)據(jù)流的BPSK調(diào)制，BPSK調(diào)制原理框圖如圖6所示。

圖6 BPSK調(diào)制原理框圖

數(shù)字上變頻模塊將低速率、低頻率的數(shù)字信號變成高速率、高頻率的信號，并經(jīng)過D/A變換后輸出模擬中頻信號。數(shù)字上變頻數(shù)據(jù)率變化一般采用整數(shù)倍。濾波器采用CIC濾波和半帶濾波器。CIC濾波可設(shè)任意整數(shù)，而1個半帶濾波器只能將數(shù)據(jù)率提高2倍，采用n級半帶濾波，可將數(shù)據(jù)率提高2n倍。原理框圖如圖7所示。

圖7 數(shù)字上變頻原理框圖

信息碼生成功能模塊主要完成設(shè)定速率的信息碼生成；碼鐘產(chǎn)生模塊根據(jù)設(shè)置參數(shù)生成不同的碼鐘送信息碼生成和偽碼產(chǎn)生模塊；配置模塊完成對D/A的相關(guān)配置；通信模塊主要完成系統(tǒng)與外部的通信。

5 設(shè)計(jì)應(yīng)用

在擴(kuò)頻信號產(chǎn)生器研制完成后，經(jīng)過實(shí)驗(yàn)室聯(lián)調(diào)試驗(yàn)后對信號發(fā)生器進(jìn)行了指標(biāo)測試驗(yàn)收，經(jīng)過測試，信號發(fā)生器在諧波抑制、雜波抑制、信號精度及頻率穩(wěn)定度等方面取得了較好的性能指標(biāo)。在隨后的應(yīng)用中，系統(tǒng)運(yùn)行穩(wěn)定，同時由于信號發(fā)生器的載波輸出頻率、偽碼多項(xiàng)式及初項(xiàng)、信息碼和偽碼速率等均可編程設(shè)置，能夠滿足多方面的使用需求，獲得了較高的評價。

6 結(jié)論

本文設(shè)計(jì)并構(gòu)建了一套實(shí)時高效、可靠穩(wěn)定的擴(kuò)頻信號產(chǎn)生器系統(tǒng), 重點(diǎn)介紹了其硬件和軟件設(shè)計(jì)。實(shí)際應(yīng)用表明，該系統(tǒng)能夠滿足不同的使用需求，達(dá)到設(shè)計(jì)要求。同時以FPGA、DSP等高性能芯片為平臺的模塊化設(shè)計(jì)方法，使得該系統(tǒng)又具有易于維護(hù)和擴(kuò)展的特點(diǎn)。

[1]Analog Devices Inc.AD9776A/AD9778A/AD9779A datasheet[S]. 2007.

[2]聶瓊,錢敏,丁杰.PCB的電磁兼容設(shè)計(jì)[J].印制電路信息,2010,(12):9-12.

[3]劉戰(zhàn)民.關(guān)于高速電路板的抗干擾設(shè)計(jì)[J].武漢理工大學(xué)學(xué)報·信息與管理工程版,2002,24(4).