一種基于FPGA 的數(shù)字EIT 系統(tǒng)的實(shí)驗(yàn)研究

孫曉彤 郝會(huì)玲 沙 洪

(中國(guó)醫(yī)學(xué)科學(xué)院生物醫(yī)學(xué)工程研究所，天津300192)

引言

電阻抗斷層成像技術(shù)(electrical impedance tomography，EIT)是繼形態(tài)、結(jié)構(gòu)成像之后的新一代成像技術(shù)，該技術(shù)具有功能成像、無(wú)損傷和醫(yī)學(xué)圖像監(jiān)護(hù)三大突出特點(diǎn)［1］，在近十幾年受到國(guó)際學(xué)術(shù)界的廣泛關(guān)注［2-3］，并在心、腦、肺血管及循環(huán)系統(tǒng)功能檢測(cè)、腫瘤的早期發(fā)現(xiàn)［4］及診斷與胃動(dòng)力功能的檢測(cè)［5］等方面表現(xiàn)很大的優(yōu)勢(shì)，呈現(xiàn)很好的應(yīng)用前景。EIT 技術(shù)自上世紀(jì)70 年代起已經(jīng)有幾十年的發(fā)展，在試驗(yàn)和臨床上都取得了較大的成就。如英國(guó)Sheffield 大學(xué)組建的Mark 系列系統(tǒng)［6］和美國(guó)紐約Rensselaer Polytechnic Institute 建立的ACT 系統(tǒng)都取得了很好的成像效果［7］。在國(guó)內(nèi)如第四軍醫(yī)大學(xué)、天津大學(xué)和中國(guó)醫(yī)學(xué)科學(xué)院生物醫(yī)學(xué)工程研究所等也在成像算法和硬件系統(tǒng)的設(shè)計(jì)等方面取得了研究成果［8-10］。

EIT 系統(tǒng)中采用FPGA 不僅可以實(shí)現(xiàn)各種復(fù)雜的邏輯運(yùn)算為系統(tǒng)提供激勵(lì)信號(hào)，而且還可以為后續(xù)的解調(diào)模塊提供參考信號(hào)，使系統(tǒng)集成度提高。另外采用FPGA 可實(shí)現(xiàn)14 ～16 位的高精度激勵(lì)電流源，信噪比可達(dá)到78 ～100 dB，輸出頻率范圍可達(dá)到0 ～1.5 MHz［11］，使系統(tǒng)性能在寬帶和精度上有很大提升。而在以復(fù)阻抗測(cè)量為目的的EIT 系統(tǒng)中，采用傳統(tǒng)的模擬解調(diào)方法輸出信號(hào)的相位誤差一般只能做到2°到3°，幅度誤差約為0.5 dB［12］，而采用FPGA 實(shí)現(xiàn)的數(shù)字化解調(diào)技術(shù)，不僅可以有效地提取復(fù)阻抗實(shí)部和虛部的信息，而且誤差范圍都在1%以?xún)?nèi)，這也是EIT 一直研究的熱點(diǎn)。

本課題以多頻復(fù)阻抗生物電阻抗測(cè)量系統(tǒng)為研究目標(biāo)，采用FPGA 和DDS 技術(shù)設(shè)計(jì)正弦信號(hào)發(fā)生器，選用THS4201 改進(jìn)的Howland 電路構(gòu)建了高輸出阻抗的恒流源，在高激勵(lì)頻率情況下保證系統(tǒng)有較寬的頻帶和輸出阻抗，并采用FPGA 設(shè)計(jì)了數(shù)字化正交解調(diào)電路，實(shí)現(xiàn)復(fù)阻抗全信息測(cè)量，具有精度高、抗干擾能力強(qiáng)的特點(diǎn)。

1 方法

系統(tǒng)設(shè)計(jì)中選擇ALTERA 公司的Cyclone 系列芯片EP2C35F672C6，采用Verilog HDL 硬件描述語(yǔ)言。系統(tǒng)結(jié)構(gòu)如圖1 所示。首先在FPGA 內(nèi)由數(shù)字邏輯設(shè)計(jì)產(chǎn)生數(shù)字信號(hào)發(fā)生器，經(jīng)D/A 轉(zhuǎn)換和低通濾波獲得模擬電壓信號(hào)，該信號(hào)經(jīng)過(guò)V/I 變換生成模擬電流信號(hào)，再通過(guò)開(kāi)關(guān)陣列和電極加載到生物組織上進(jìn)行激勵(lì)。由測(cè)量電極采集的模擬電壓信號(hào)經(jīng)信號(hào)調(diào)理電路和A/D 轉(zhuǎn)換后送入FPGA 中進(jìn)行數(shù)字正交解調(diào)，獲取被測(cè)阻抗的實(shí)部和虛部信息。

圖1 數(shù)字化電阻抗測(cè)量系統(tǒng)結(jié)構(gòu)Fig．1 Structure of digital electrical impedance measurement

由正弦信號(hào)發(fā)生器和V/I 變換共同組成的激勵(lì)電流源和數(shù)字正交解調(diào)部分是整個(gè)測(cè)量系統(tǒng)中的重中之重，影響整個(gè)系統(tǒng)的準(zhǔn)確度和精度，因此本研究主要對(duì)激勵(lì)電流源和數(shù)字正交解調(diào)進(jìn)行研究和分析。

1.1 激勵(lì)電流源

正弦信號(hào)發(fā)生器的設(shè)計(jì)基于FPGA 和DDS 技術(shù)，如圖2 所示。DDS 技術(shù)具有頻率分辨率高，相位噪聲低、頻譜純度好、易于集成、合成信號(hào)的頻率范圍寬等優(yōu)點(diǎn)［13］。DDS 模塊主要包括相位累加器和ROM 表。在時(shí)鐘的同步下，每一個(gè)時(shí)鐘周期，相位增加一個(gè)增量Δθ，累計(jì)后的相位與初始相位相加;然后在正余弦表中查找對(duì)應(yīng)相位的幅度值，從而輸出數(shù)字正余弦信號(hào)。DDS 有3 個(gè)重要的參數(shù):相位增量Δθ，線性表深度2β，系統(tǒng)時(shí)鐘頻率fclk，輸出信號(hào)的頻率為fout= fclk× Δθ/2β。本系統(tǒng)輸出信號(hào)的頻率和初始相位均可調(diào)。綜合考慮相位分辨率、帶寬和占用的存貯空間等因素，將線性表的深度定為213。若系統(tǒng)時(shí)鐘為50 MHz，數(shù)據(jù)位數(shù)為14 bit，相應(yīng)輸出信號(hào)的頻率為6.1 ～390.6 kHz。本設(shè)計(jì)中輸出信號(hào)的相位和頻率都可調(diào)。

圖2 DDS 結(jié)構(gòu)Fig．2 Structure of DDS

本生物電阻抗測(cè)量系統(tǒng)采用電流激勵(lì)-電壓測(cè)量的方式，激勵(lì)源為電流源，要求具有高輸出阻抗。系統(tǒng)采用由THS4021 改進(jìn)的Howland 電路［14］構(gòu)建恒流源，如圖3 所示。它是在原Howland 電路基礎(chǔ)上加一個(gè)反饋電阻R2，減少了負(fù)載變化對(duì)電流源的影響，提高電流源的輸出阻抗。因此本研究中分別測(cè)量了恒流源在不同負(fù)載下輸出電流幅值的頻率響應(yīng)和在不同頻率下電流源的輸出阻抗，多角度對(duì)恒流源性能進(jìn)行分析。

圖3 改進(jìn)的Howland 電路結(jié)構(gòu)圖Fig．3 Configuration of Improved Howland circuit

由于高頻率的激勵(lì)信號(hào)和寬測(cè)量范圍，系統(tǒng)在后續(xù)的電路中要求選用的D/A 和A/D 芯片具有高速、高位、高精度、低功耗等特點(diǎn)。其中D/A 轉(zhuǎn)換器件選用AD976 芯片，它具有14 位分辨率和采樣率高達(dá)125 MSPS 的雙D/A 通道，每個(gè)通道可單獨(dú)或交叉工作。A/D 轉(zhuǎn)換器選用具有14 位分辨率和采樣率高達(dá)65 MSPS 的雙A/D 通道的AD9248［15］芯片，工作電壓3.3 V 下功耗僅為330 mW。A/D 和D/A 芯片均可兼容于DE2 開(kāi)發(fā)板。

1.2 數(shù)字化解調(diào)

在EIT 測(cè)量中，被測(cè)電阻抗信息調(diào)制在激勵(lì)信號(hào)上，需要通過(guò)對(duì)該調(diào)制信號(hào)的解調(diào)才能獲取被測(cè)阻抗的實(shí)部和虛部信息。采用FPGA 實(shí)現(xiàn)數(shù)字正交解調(diào)［16］，其原理如圖4 所示。解調(diào)過(guò)程為測(cè)量信號(hào)V(t)經(jīng)過(guò)A/D 之后成為數(shù)字化信號(hào)V(n)，DDS 模塊產(chǎn)生與V(n)同頻率且相互正交的參考信號(hào)P(n)和Q(n)，它們分別與V(n)進(jìn)行一個(gè)周期內(nèi)的乘累加，從而得到被測(cè)阻抗的實(shí)部信息R 和虛部信息I。

圖4 數(shù)字化解調(diào)Fig．4 Digital demodulation

采用DDS 方法在FPGA 內(nèi)部構(gòu)建的數(shù)字信號(hào)發(fā)生器可產(chǎn)生與被解調(diào)信號(hào)同頻的正交參考信號(hào)，消除模擬正交解調(diào)中參考信號(hào)的頻差，提高解調(diào)精度。該技術(shù)可以在一個(gè)周期內(nèi)直接給出被測(cè)阻抗信息，不需要低通濾波，提高了系統(tǒng)的動(dòng)態(tài)性。在FPGA 設(shè)計(jì)中，雖然激勵(lì)信號(hào)和參考信號(hào)采用相同的相位值進(jìn)行查表，但由于D/A 和A/D 之間的電路存在延時(shí)，使信號(hào)V(n)與同步的正交參考信號(hào)出現(xiàn)偏差，產(chǎn)生同步時(shí)延，本研究通過(guò)定標(biāo)獲得輸出D/A 信號(hào)和輸入A/D 信號(hào)采樣的時(shí)間間隔，消除因不同步而引起的解調(diào)相位誤差。此外，還可通過(guò)在多個(gè)周期內(nèi)進(jìn)行數(shù)字正交解調(diào)的方法來(lái)減少高速采樣過(guò)程中產(chǎn)生的隨機(jī)誤差，通過(guò)校準(zhǔn)和補(bǔ)償?shù)姆椒p少系統(tǒng)誤差。

例如在本研究中一個(gè)待解調(diào)電壓信號(hào)的幅度A為2，相移為π/6，將經(jīng)ADC 采樣后的256 個(gè)離散量化數(shù)據(jù)值存儲(chǔ)于ROM 中，經(jīng)過(guò)正交解調(diào)電路后可以得到輸出十進(jìn)制表示的Q 和I 分別為242 和431，則計(jì)算對(duì)應(yīng)的幅度值和相位值分別是1.93 和0.5116，幅度和相位的相對(duì)誤差分別達(dá)到3.46%和2.29%，幅度誤差小于0.1，相位誤差小于1°，有效提高了解調(diào)信號(hào)的精度。

假定A/D 工作在滿量程狀態(tài)，設(shè)D = FS，F(xiàn)S 表示ADC 的滿量程輸入值。若相位β =0，Q 為ADC的轉(zhuǎn)換位數(shù)，參數(shù)N 為計(jì)算出一個(gè)I(或Q)值所需的采樣點(diǎn)數(shù)，則可通過(guò)下式來(lái)計(jì)算數(shù)字正交解調(diào)的信噪比［17］

若取N =256，則理論上可實(shí)現(xiàn)正交序列解調(diào)器120 dB 的輸出信噪比。

1.3 鹽水槽實(shí)驗(yàn)

鹽水槽為16 電極系統(tǒng)，采用相鄰激勵(lì)-相鄰測(cè)量模式進(jìn)行測(cè)量。在進(jìn)行鹽水槽實(shí)驗(yàn)時(shí)，被測(cè)場(chǎng)域是一個(gè)直徑為20 cm、高20 cm 的圓柱形鹽水槽，槽內(nèi)壁上均勻分布16 個(gè)長(zhǎng)30 mm、寬15 mm、厚0.5 mm 的電極，通過(guò)電纜與阻抗測(cè)量平臺(tái)相連。在實(shí)驗(yàn)中，鹽水槽中盛有電導(dǎo)率為500 μS/cm 的氯化鈉溶液，采用相鄰電流激勵(lì)相鄰電壓測(cè)量的模式，其中激勵(lì)電流的頻率為24.4 kHz，峰峰值為2 mA。以直徑25 mm 電導(dǎo)率約0.1 μS/cm 的環(huán)氧樹(shù)脂棒為成像目標(biāo)，用實(shí)驗(yàn)室現(xiàn)有的EIT 成像軟件系統(tǒng)對(duì)測(cè)量所得的數(shù)據(jù)進(jìn)行成像。

2 結(jié)果

2.1 恒流源的測(cè)量結(jié)果

恒流源的輸出電流在不同負(fù)載條件下，即R 分別為0.5、1、1.5、2 kΩ 的頻率響應(yīng)如圖5 所示?？芍陬l率低于1 MHz 時(shí)，由THS4201 構(gòu)成的電流源在不同負(fù)載上面的輸出電流的幅值基本保持在一條線上，穩(wěn)定性表現(xiàn)良好，在大于5 MHz 情況下，頻率響應(yīng)才開(kāi)始出現(xiàn)明顯的變化，而且其帶寬也滿足系統(tǒng)的要求。圖6 所示的實(shí)驗(yàn)測(cè)得的不同頻率下電流源的輸出阻抗，其中橫坐標(biāo)是輸出頻率，縱坐標(biāo)是恒流源輸出阻抗。

由圖表明，由THS4201 構(gòu)建的恒流源在1 MHz范圍內(nèi)有良好的輸出特性，在600 kHz 前保持在190 kΩ，在800 kHz 時(shí)的輸出阻抗達(dá)到約180 kΩ，滿足多頻EIT 復(fù)阻抗檢測(cè)對(duì)激勵(lì)源輸出阻抗的要求，在一定程度上保證了系統(tǒng)精度。

圖5 在不同負(fù)載下輸出電流幅值的頻率響應(yīng)Fig．5 Frequency response of the amplitude of the output current at different loads

圖6 在不同頻率下電流源的輸出阻抗Fig． 6 The output impedance of the current source at different frequencies

2.2 解調(diào)性能結(jié)果

為評(píng)價(jià)正交序列解調(diào)器的工作性能和解調(diào)精度，假設(shè)待解調(diào)電壓信號(hào)的幅度A 為2，相移為π/6，將經(jīng)A/D 采樣后的256 個(gè)離散量化數(shù)據(jù)值存儲(chǔ)于ROM 中，設(shè)A/D 工作頻率為20 MHz，即采樣周期Ts=0.05 μs。取A/D 采樣10 個(gè)激勵(lì)周期的數(shù)據(jù)計(jì)算一個(gè)Q 和I 值，則改變DDS 的頻率控制字K可獲得不同的N 值，如表1 所示。從表中可以看出，所得到的幅度和相位均存在相對(duì)誤差。這種誤差主要來(lái)源于ADC 的采樣量化誤差和對(duì)乘累加的高位截取。在K = 512 時(shí)，幅度的相對(duì)誤差為7.19%，用分貝表示為0.6 dB，相位的相對(duì)誤差為5.34%，誤差范圍在1.6°;在K =64 時(shí)，幅度的相對(duì)誤差為1.13%，用分貝表示為0.1 dB，相位的相對(duì)誤差為1.03%，誤差范圍在0.3°。在取合適的頻率控制字K = 256 時(shí)，系統(tǒng)能做到的幅度誤差為3.46%，即0.3 dB，相位的相對(duì)誤差2.29%，誤差范圍小于1°。在保持待解調(diào)信號(hào)幅度和相位的值不變的情況下，發(fā)現(xiàn)解調(diào)輸出誤差與N 值有關(guān)。固定計(jì)算一個(gè)I 或Q 值所需的ADC 激勵(lì)周期數(shù)，當(dāng)頻率控制字K 增大時(shí)，電路計(jì)算所得的正交解調(diào)實(shí)部和虛部的相對(duì)誤差也隨之增大。這是因?yàn)樵黾覭 增大了正交解調(diào)輸出的I 和Q 的誤差，進(jìn)而也增大了所求取的幅度值和相位值的誤差。這預(yù)示著在實(shí)際EIT 檢測(cè)中，高頻激勵(lì)下應(yīng)增加N 值以保證一定的解調(diào)輸出誤差，即應(yīng)采集更多的點(diǎn)計(jì)算一個(gè)幅度值或相位值。

表1 不同N 值及對(duì)應(yīng)計(jì)算所得的I 和Q 值Tab．1 The different N value and the I and Q values of the corresponding calculation

2.3 鹽水槽實(shí)驗(yàn)結(jié)果

測(cè)量通道的一致性直接影響系統(tǒng)的性能，通過(guò)檢驗(yàn)電位差分布測(cè)試通道一致性。采用16 電極，相鄰激勵(lì)相鄰測(cè)量模式進(jìn)行測(cè)量，將一對(duì)電極作為激勵(lì)可以得到13 個(gè)有效數(shù)據(jù)，然后切換到下一對(duì)電極同樣得到13 個(gè)有效數(shù)據(jù)，依次類(lèi)推最后得到16 組共208 個(gè)測(cè)量電壓數(shù)據(jù)，將測(cè)量電壓數(shù)據(jù)進(jìn)行編號(hào)，用橫坐標(biāo)來(lái)表示，縱坐標(biāo)表示為檢測(cè)到的電壓值，結(jié)果如圖7 所示. 從圖中可以看出測(cè)量電極的電位差以激勵(lì)電極為中心向兩側(cè)呈U 形分布，曲線頂部的個(gè)別數(shù)據(jù)存在誤差較大，但是U 形曲線的底部數(shù)據(jù)分布合理，表明所測(cè)試的研究平臺(tái)性能較好，可滿足EIT 測(cè)量要求。

圖7 通道一致性測(cè)試的U 形曲線Fig． 7 U-shaped curve of the channel conformance testing

對(duì)環(huán)氧樹(shù)脂棒進(jìn)行成像，其在鹽水槽中所處的位置和相應(yīng)的成像結(jié)果如圖8 所示。圖8 中(a)是對(duì)環(huán)氧樹(shù)脂棒在中間位置的成像，(b)是對(duì)環(huán)氧樹(shù)脂棒在中心位置與鹽水槽邊緣之間的中心點(diǎn)所成的像。根據(jù)以上的成像結(jié)果，可以看出當(dāng)成像目標(biāo)位于中心位置時(shí)，電流密度小，靈敏度降低，到位置2 時(shí)電流密度變大，所成像的效果比位置1 的成像效果好。

圖8 成像結(jié)果(上為實(shí)物，下為成像)。(a)位置1;(b)位置2Fig．8 Imaging experimental results(The above picture shows the object，the below one shows the corresponding image)． (a)Position one;(b)Position two

3 討論

我們知道，對(duì)應(yīng)不同頻率放大器的輸出阻抗等參數(shù)是變化的，即使是根據(jù)參數(shù)表達(dá)式計(jì)算也同樣是困難的，并且從測(cè)試的結(jié)果而言其輸出阻抗都大于真實(shí)阻抗，特別是隨著頻率的升高更加明顯，而且真實(shí)的輸出阻抗都隨著頻率的增加而減小，當(dāng)頻率過(guò)大時(shí)將出現(xiàn)嚴(yán)重的失真，原因包括電流源輸出端的相位改變和寄生電容對(duì)負(fù)載的影響。因此在設(shè)計(jì)電路時(shí)可以考慮對(duì)輸出端的相位進(jìn)行補(bǔ)償來(lái)減小其對(duì)負(fù)載的影響，而減小寄生電容的方法有復(fù)阻抗變換器(NIC)、廣義阻抗變換器(GIC)和變壓隔離器，將Howland 電路與NIC 或GIC 結(jié)合來(lái)減少寄生電容對(duì)負(fù)載的影響，但是必須對(duì)每一個(gè)頻率進(jìn)行標(biāo)定，這也限制了其在多頻EIT 中的應(yīng)用。

對(duì)于本實(shí)驗(yàn)采用的解調(diào)方法，相位抖動(dòng)和同步延時(shí)都是造成解調(diào)器相位誤差的原因，為了消除這種誤差，可以通過(guò)選擇合適的相位增量和修改線性表深度來(lái)消除。選擇相位增量要盡量選能與線性表深度整除的頻點(diǎn)，選擇相位深度時(shí)既要保證輸出的波形有較小的失真，又要保證最大能輸出的頻率數(shù)不會(huì)減少。為了消除同步延時(shí)，可以設(shè)計(jì)成激勵(lì)源向D/A 變換輸出數(shù)據(jù)的同時(shí)從A/D 變換器件上讀取輸入的調(diào)制數(shù)據(jù)，從而實(shí)現(xiàn)同步采樣。

系統(tǒng)能夠?qū)蝹€(gè)目標(biāo)物體可以實(shí)現(xiàn)較準(zhǔn)確的定位，但是從圖像整體來(lái)看，靈敏度依然較低，這與激勵(lì)源的穩(wěn)定性、U 形曲線頂部數(shù)據(jù)的一致性等因素有關(guān)。測(cè)量通道的一致性直接影響到系統(tǒng)的共模抑制比和測(cè)量精度，在研究外進(jìn)行的通道一致性測(cè)試中，測(cè)量電極的電位差以激勵(lì)電極為中心向兩側(cè)呈U 形分布，曲線頂部的個(gè)別數(shù)據(jù)存在誤差較大，是造成靈敏度較低的原因之一。改進(jìn)措施包括減少電極間信號(hào)的耦合及噪聲敏感性，通常可以采用高質(zhì)量的屏蔽線、縮短引線長(zhǎng)度、增加屏蔽驅(qū)動(dòng)電路及優(yōu)化電路布線等方法。

本研究還需繼續(xù)改進(jìn)，更加完善，進(jìn)一步的研究工作包括:1、提高成像速度，縮短成像周期。由于本實(shí)驗(yàn)平臺(tái)只是進(jìn)行一些實(shí)驗(yàn)的研究，沒(méi)有真正用于臨床，故對(duì)于成像速度要求一般，可以在以后的工作中在提高成像速度方面作進(jìn)一步研究，主要包括兩個(gè)方面:一個(gè)是采集和處理數(shù)據(jù)的速度，這由系統(tǒng)的硬件決定，所以在以后可以考慮采用采樣速率更快的轉(zhuǎn)換器和實(shí)現(xiàn)系統(tǒng)的多通道采集;二是成像算法同樣影響成像速度，因此以后可以在算法上作更深一步的研究。2、研究性能更好的恒流源，使之有更寬的工作頻帶，可在較高的激勵(lì)頻段保持足夠的輸出阻抗，但是隨著激勵(lì)頻率的升高，對(duì)后續(xù)信號(hào)處理電路，包括隔離、放大、解調(diào)及濾波電路的設(shè)計(jì)帶來(lái)挑戰(zhàn)。

4 結(jié)論

本研究基于實(shí)驗(yàn)室相關(guān)的方法學(xué)研究成果和技術(shù)儲(chǔ)備，研究了基于FPGA 的數(shù)字化EIT 測(cè)量系統(tǒng)，完成了DDS 數(shù)字電流源和數(shù)字解調(diào)。針對(duì)恒流源的穩(wěn)定性和輸出阻抗問(wèn)題，采用改進(jìn)的Howland電路由THS4021 芯片構(gòu)建恒流源激勵(lì)源，在6.1 ～390.6 kHz 的范圍內(nèi)輸出阻抗在200 kΩ，并保證了其穩(wěn)定性。最后通過(guò)數(shù)字正交解調(diào)方法獲取被測(cè)阻抗信號(hào)的實(shí)部和虛部信息，系統(tǒng)能做到的幅度誤差為0.3 dB，相位誤差小于1°，并進(jìn)行誤差分析，結(jié)果顯示解調(diào)輸出誤差與采樣點(diǎn)數(shù)有關(guān)。最后進(jìn)行鹽水槽成像實(shí)驗(yàn)，雖然成像誤差較大，但是對(duì)單個(gè)目標(biāo)物體能夠?qū)崿F(xiàn)較為精確的定位。

［1］ 任超世. 生物電阻抗測(cè)量技術(shù)［J］. 中國(guó)醫(yī)療器械信息，2004，10(1):21 -25.

［2］ Saulnier GJ，Blue RS，Newell JC，et al． Electrical Impedance Tomography［J］. IEEE Signal Processing Magazine，2001，18(6):31 -43.

［3］ Boone K，Barber D. Review:Imaging with electricity:Report of the European concerted action on impedance tomography ［J］.Journal of Medical Engineering ＆ Technology，1997，21(6):201 -232.

［4］ Halter RJ，Hartov A，Paulsen KD. A broadband high frequency electrical impedance tomography system for breast imaging［J］.IEEE Trans Biomed Eng，2008，55(2):650 -659.

［5］ Ren Chaoshi，Li Zhangyong，Wang Wei. Noninvasive gastric motility measurement and evaluation by bioimpedance ［J］.Journal of Clinical Rehabilitative Tissue Engineering Research，2010，14(9):1653 -1657.

［6］ Brown BH. Cardiac and respiratory related electrical impedance changes in the human thorax. IEEE Trans Biomed Eng，1994，41(8):729 -733

［7］ N. Liu，Saulnier GJ，Newell JC. A multichannel synthesizer and voltmeter for electrical impedance tomography. Proceedings of the 25Th Annual International Conference of the IEEE Engineering in Medicine and Biology Society，2003，4:3110 -3113.

［8］ 劉延勇，董秀珍，尤富生，等. 兩種基于直接數(shù)字合成技術(shù)的阻抗激勵(lì)源的對(duì)比研究［J］. 第四軍醫(yī)大學(xué)學(xué)報(bào)，2005，26(17):1618 -1620.

［9］ 王 超，王化祥. 電阻抗斷層圖像重建算法研究- 預(yù)迭代算法提出［J］. 信號(hào)處理，2002，18(6):547 -555.

［10］ 王 研，沙 洪，任超世. 電阻抗斷層成像線電極的仿真研究［J］. 生物醫(yī)學(xué)工程學(xué)雜志，2007，24 (5):986 -989.

［11］ Wang Huaxiang，Cui Ziqiang. FPGA based signal generator in EIT system［J］. Chinese Journal Of Electron Devices，2007，30(1):90 -96.

［12］ Ho KC，Chan YT，Inkol R. A digital quatrature demodulation system ［J］. IEEE Transactions on Aerospace and Electronic Systems，1996，32(4):1218 -1227.

［13］ Zhao Fei，Guo Wei. Two kinds of dds implementing with FPGA［J］. Modern Electronics Technique，2010，29(1):204 -206.

［14］ 秦玲，張良，賴(lài)青貴，等. 基于功率運(yùn)算放大器的恒流源技術(shù)研究［J］. 通信電源技術(shù)，2007，24(1):43 -46.

［15］ 楊彬，黨瑞榮，楊灝. 一種高精度波形發(fā)生器的設(shè)計(jì)及實(shí)現(xiàn)［J］. 石油儀器，2007，21(1):11 -13.

［16］ 吳右，沙洪，任超世. 基于DSP Builder 的EIT 正交序列解調(diào)方法與電路設(shè)計(jì)［J］. 國(guó)際生物醫(yī)學(xué)工程雜志，2009，32(5):276 -279.

［17］ Tong IO，Eung JW，David H. Multi-frequency EIT system with radially symmetric architecture［J］. Phys Meas，2007，28(7):183 -196.