基于MATLAB 的一種高精度級(jí)聯(lián)Sigma－Delta 調(diào)制器的結(jié)構(gòu)設(shè)計(jì)

張 敏，林 偉

(福州大學(xué)福建省微電子集成電路重點(diǎn)實(shí)驗(yàn)室，福州35002)

現(xiàn)代數(shù)字集成電路的速度和集成度逐年提高，這要求系統(tǒng)中的信號(hào)處理能力不斷增強(qiáng)。Sigma－Delta調(diào)制器由于其高精度的性能和低功耗被廣泛用于系統(tǒng)的接收器中［1－3］。不僅如此，Sigma－Delta 調(diào)制器還具有將環(huán)路濾波器作為消除鋸齒濾波器的優(yōu)點(diǎn)［4］?？墒?，利用單環(huán)的Sigma－Delta 高階調(diào)制器具有穩(wěn)定性差，與理想調(diào)制器相比性能大大降低的缺點(diǎn)。而MASH(Multi－Stage－Noise－Shaping)級(jí)聯(lián)多位量化器的拓?fù)淇蚣芙Y(jié)構(gòu)可以克服單環(huán)高階這一缺點(diǎn)。本文提出了一種時(shí)間上連續(xù)的2－2－2 級(jí)聯(lián)Sigma－Delta 調(diào)制器拓?fù)浣Y(jié)構(gòu)，該結(jié)構(gòu)是一種兼顧調(diào)制器穩(wěn)定性的同時(shí)，能夠獲得高精度要求的良好選擇。

1 級(jí)聯(lián)Sigma－Delta 調(diào)制器結(jié)構(gòu)

1.1 通用級(jí)聯(lián)Sigma－Delta 調(diào)制器結(jié)構(gòu)

圖1 N 級(jí)通用級(jí)聯(lián)Sigma－Delta 調(diào)制器

一個(gè)通用的級(jí)聯(lián)Sigma－Delta 調(diào)制器結(jié)構(gòu)如圖1和圖2 所示。該結(jié)構(gòu)由N 級(jí)Sigma－Delta 調(diào)制器組成，每一級(jí)調(diào)制器對(duì)帶有由前級(jí)產(chǎn)生的量化誤差的信號(hào)進(jìn)行再調(diào)制，其對(duì)應(yīng)的位于數(shù)字區(qū)域的輸出Yi經(jīng)過適當(dāng)處理并加以合并，最終消除除了最后一級(jí)的所有N 級(jí)量化誤差。這種誤差產(chǎn)生于所有調(diào)制器的輸出部分，該輸出信號(hào)已通過級(jí)數(shù)等于所有級(jí)數(shù)總和的功能模塊的整形操作。此外，由于各個(gè)反饋環(huán)路都位于本級(jí)內(nèi)部，所以該通用級(jí)聯(lián)Sigma－Delta 調(diào)制器結(jié)構(gòu)不具有級(jí)間反饋，這推導(dǎo)出穩(wěn)定的高階整形只能通過一階或者兩階Sigma－Delta 調(diào)制器的級(jí)聯(lián)來獲得。該多級(jí)Sigma－Delta 調(diào)制器的性能類似于一個(gè)理想高階且不帶有非穩(wěn)定性問題的調(diào)制器性能。

圖2 數(shù)字信號(hào)處理區(qū)

1.2 經(jīng)典的三階2 級(jí)級(jí)聯(lián)Sigma－Delta 調(diào)制器參數(shù)設(shè)定

三階2 級(jí)級(jí)聯(lián)Sigma－Delta 調(diào)制器是最基本的級(jí)聯(lián)調(diào)制器，該調(diào)制器級(jí)數(shù)最少，但卻包含了一階和二階完整的Sigma－Delta 調(diào)制器。下面給出具體的推導(dǎo)過程。

如圖3 所示，該結(jié)構(gòu)的調(diào)制器，其第1 級(jí)是一個(gè)二階Sigma－Delta 調(diào)制器，其第2 級(jí)是一個(gè)一階Sigma－Delta 調(diào)制器(兩部分已分別用虛線方框圍住)，現(xiàn)在我們分析其拓?fù)浣Y(jié)構(gòu)。

圖3 三階二級(jí)級(jí)聯(lián)Sigma－Delta 調(diào)制器(2－1)

使用線性分析方法，第1 級(jí)在Z 域的輸出為:

式中g(shù)q1是量化器增益，E1(z)是量化誤差。接下來的關(guān)系式是在第1 級(jí)第二階整形操作中導(dǎo)出:

另一邊，下面第2 級(jí)的輸出是:

式中的X2(Z)代表該級(jí)的輸入，gq2是其量化器的增益，E2(z)是相對(duì)應(yīng)的量化誤差。如圖3 所示第2 級(jí)的輸入是一個(gè)1 級(jí)輸入和輸出信號(hào)的組合，具體如下:

為了從式(3)中得到對(duì)第2 級(jí)量化誤差的一階整形，一下條件必須滿足:

利用以上公式最終得到X2(z)、Y2(z):

以上兩個(gè)結(jié)果包括了輸入信號(hào)，來自第2 級(jí)的一階整形量化誤差和來自第1 級(jí)的整形與非整形量化誤差。

該結(jié)構(gòu)的輸出可以在數(shù)字區(qū)域處理，處理后得到一個(gè)沒有E1(z)的輸出。為了達(dá)到這一目的，調(diào)制器的輸出不妨寫成:

其中Hd1(z)、Hd2(z)分別是:

其中各個(gè)部分是:

綜合以上公式可得:

公式(11)，根據(jù)其物理含義可改寫為:

從式(11)可以看出其性能相當(dāng)于一個(gè)理想三階調(diào)制器，但因?yàn)槠鋺?yīng)用級(jí)聯(lián)方式，所以性能更穩(wěn)定。該調(diào)制器的帶內(nèi)量化誤差功率為:

式中Δ2是第2 級(jí)量化器的量化步階。到此直接給出N 級(jí)級(jí)聯(lián)Sigma－Delta 調(diào)制器的輸出和量化誤差功率:

其中L=L1+L2+…+LN，d2N－3是比例因子，它與放大最后一級(jí)量化誤差的積分器有關(guān)。

2 2－2－2 級(jí)聯(lián)Sigma－Delta 調(diào)制器結(jié)構(gòu)

如圖4 所示，給出的是一個(gè)六階3 級(jí)級(jí)聯(lián)Sigma－Delta 調(diào)制器結(jié)構(gòu)，該結(jié)構(gòu)是建立在N 級(jí)通用級(jí)聯(lián)調(diào)制器框架的基礎(chǔ)之上，其他形式的的結(jié)構(gòu)，其表達(dá)方式也許有不同。對(duì)于確定這個(gè)六階3 級(jí)級(jí)聯(lián)調(diào)制器，以下各點(diǎn)是考慮因素:(1)降低決定精度損失的比例因子，(2)提高過載級(jí)數(shù)，以獲得一個(gè)較高的SNR，(3)降低積分器的輸出浮動(dòng)。由于推導(dǎo)過程如上面經(jīng)典的三階2 級(jí)級(jí)聯(lián)Sigma－Delta 調(diào)制器所示，下面省略過程，直接給出圖4 結(jié)構(gòu)所需的參數(shù)條件:

圖4 六階三級(jí)級(jí)聯(lián)Sigma－Delta 調(diào)制器

根據(jù)參數(shù)條件，給出該2－2－2 級(jí)聯(lián)Sigma－Delta調(diào)制器結(jié)構(gòu)各個(gè)參數(shù):g1=0. 5、g'1=0. 5，g2=0.5、g'2=0.5，g3=1、g'3=0.5、g″3=0.5，g4=0.5、g'4=0.5，g5=1、g'5=0. 5、g″5=0. 5，g6=0. 5、g'6=0. 5;d0=1、d1=2、d2=0、d3=0.25。

圖5 顯示出，2－2－2 級(jí)聯(lián)Sigma－Delta 的SQNR曲線在過采樣率為32，SQNR 的峰值為89.0 dB。而在圖6 中也顯示，在輸入等級(jí)為－3.0dB，采樣率為32 不變情況下，SQNR 的峰值為87.9 dB。其精度與傳統(tǒng)非級(jí)聯(lián)結(jié)構(gòu)相比是有顯著提高的［5］。

圖5 SQNR 的輸出點(diǎn)圖

圖6 2－2－2 級(jí)聯(lián)結(jié)構(gòu)的SQNR 輸出曲線圖

3 結(jié)束語(yǔ)

本文給出了通用級(jí)聯(lián)Sigma－Delta 結(jié)構(gòu)，從經(jīng)典的2－1 級(jí)聯(lián)結(jié)構(gòu)進(jìn)行推導(dǎo)提出了整個(gè)給出參數(shù)步驟，并確定了2－2－2 級(jí)聯(lián)結(jié)構(gòu)的參數(shù)。通過在Simulink 環(huán)境下的仿真，得出其SQNR 性能參數(shù)。該級(jí)聯(lián)調(diào)制器結(jié)構(gòu)，具有內(nèi)在的反鋸齒濾波器，能夠使通信系統(tǒng)中的低功率集成接收器性能明顯提高。

［1］ Veldhoven R.A Tri－Mode Continuous Time Modulator with Switched Capacitor Feedback DAC for a GSM－EDGE/CDMA2000/UMTS Receiver［J］.IEEE ISSCC Dig.Tech，2003，4(2):60－61.

［2］ Philips S.A 4.4 mW 76 dB Complex ADC for Bluetooth Receivers［J］.IEEE ISSCC Dig.Tech.，2003，6(2):64－65.

［3］ Zwan E.A 0.2 m WCMOS Modulator for Speech Codingwith 80 dB Dynamic Range［J］.IEEE J.Solid－State Circuits，1996，31(2):73－80.

［4］ Longo L，Hairapetian A，Seiyama K.A 90 dB SNR，2.5 MHz Output Rate ADC Using Cascaded Multibit Modulation at 8 Oversampling Ratio［J］.IEEE ISSCCDig.Tech.Papers.2000，5(1):38－39.

［5］ Hoseini H，Kale I.On the Effects of Finite and Nonlinear DC Gain on the Switched－Capacitor Delta－Sigma Modulators［J］.IEEE Int.Symp.Circuits Systems，2005，11(3):47－50.

［6］ Tille T，Sauerbrey J，Schmitt D. A Low Voltage MOSFET Only Modulator for Speech Band Applications Using Depletion Mode MOS Capacitors in Combined Series and Parallel Compensation［J］.IEEE ISCAS，2001，1(3):76－79.

［7］ Sauerbrey J，Tille T，Schmitt D.A 0.7 V MOSFET Only Switched Opamp Modulator in Standard Digital CMOS Technology［J］.IEEE J.Solid－State Circuits，2002，37(12):62－69.

［8］ Keskin M，Moon U K，Gabor C.A 1 V 10 MHz Clock－Rate 13－Bit CMOS Modulator Using Unity－Gain－Reset Opamps［J］. IEEE J.Solid－State Circuits，2002，37(7):17－24.

［9］ Li Qunying，Laker K R. A 1.2 V，38 W Second－Order Modulator with Signal Adaptive Control Architecture［J］. IEEE 2nd Dallas CAS Workshop on Low Power/Low Voltage Mixed－Signal Circuits and Systems，2001，27(1):23－26.

［10］ 劉順蘭，吳杰.數(shù)字信號(hào)處理［M］.西安:西安電子科技大學(xué)出版社，2003:12－17.

［11］ 易亭.高性能sigma－delta 模數(shù)轉(zhuǎn)化器設(shè)計(jì)［D］:［博士學(xué)位論文］.上海:復(fù)旦大學(xué)，2002.