一個0.9 V低電壓雙端輸出第二代電流傳輸器的設計*

張小云，王衛(wèi)東

(桂林電子科技大學信息與通信學院，廣西桂林541004)

隨著待處理信號的頻率的不斷提高，電壓模式電路的固有缺點阻止了它在高頻、高速環(huán)境中的應用。因為電流模式電路可以解決電壓模式電路所遇到的一些難題，比如在速度、帶寬、動態(tài)范圍等方面都獲得了更好的性能，所以電流模式電路將現代模擬集成電路推進到一個新的階段［3］。電流傳輸器是最早提出來的電流模式電路，因為電流傳輸器是一種具有多種功能的電路器件，所以具有很強的應用價值。隨著便攜電子產品的飛速發(fā)展，電路的低電壓低功耗設計已經成為了現代模擬集成電路發(fā)展的必然趨勢，所以設計一款低電壓電流傳輸器是非常必要，也是非常有意義的。文章基于襯底驅動技術設計了一個0.9 V的低電壓DOCCII，采用襯底驅動技術有效地降低了電路的電源電壓，同時擴大了電路的動態(tài)范圍?；?.18 μm CMOS工藝，采用Cadence Spectre對電路進行了調試和仿真。

1 襯底驅動技術的簡單回顧

閾值電壓使得低電壓模擬電路的實現受到限制，襯底驅動技術是克服閾值電壓限制的一個很好的途徑［1］。在模擬集成電路的設計正朝著低電壓低功耗的方向發(fā)展的今天，無疑襯底驅動技術在低電壓低功耗電路設計領域中已經得到了一定的認可［2］。

1.1 襯底驅動MOSFET的工作原理

襯底驅動MOSFET的工作原理類似于一個耗盡型的JFET，它可以工作在負偏、零偏、弱正偏的環(huán)境下。傳統(tǒng)的柵驅動MOSFET是將輸入信號加在管子的柵極，而襯底端則連接到一個固定的電位，用Vgs來控制流過管子漏端的電流;相反，襯底驅動MOSFET則是將輸入信號加在管子的襯底端，而柵極則連接到固定的偏置電位上。控制晶體管漏電流的閾值電壓VTH是VBS的函數，如式(1)所示:

其中，VTH0是VSB=0時的閾值電壓，γ是體效應系數，φF則是費米電勢。

1.2 襯底驅動MOSFET的不足

襯底驅動技術是降低設計電路功耗的一個很好的途徑，但是襯底驅動也有以下兩個不足之處:(1)襯底驅動MOSFET的跨導gmb比傳統(tǒng)柵驅動MOSFET的跨導gm小3倍多;(2)和傳統(tǒng)柵驅動技術相比，襯底驅動的直流增益和帶寬相對比較低［2，7］。

2 DOCCII的簡單介紹

電流傳輸器是一種功能很強的部件，將它與其他電子元件組合，可以很方便的實現各種功能電路，從而實現多種模擬信號處理功能。它在濾波器、放大器、振蕩器、阻抗變換等電路的設計中取得了廣泛的應用［3，5］。

第一代電流傳輸器(CCI)和第二代電流傳輸器(CCII)都只有一個電流輸出端，很難實現電流反饋的同時又獲得高輸出阻抗的電流，所以不利于級聯(lián)。Pal K提出了改進型第二代電流傳輸器，稱為雙端輸出CCII(DOCCII)。DOCCII的端口伏安特性可以用混合矩陣來表示，如式(2)所示，DOCCII的原理框圖如圖1所示。

圖1 DOCCII的原理框圖

圖1中，Y端和X端分別是電壓和電流的輸入端口，Z+和Z-是兩個互補的電流輸出端口，DOCCII同時包含了CCII+和CCII-的作用，其中X、Y、Z+組成了CCII+，Z+端電流和X端電流極性相同;X、Y、Z-組成了 CCII-，Z-端電流和X端電流極性相反。

3 0.9 V低電壓DOCCII的設計原理

圖2是0.9 V低電壓DOCCII的完整電路圖，如圖2所示，本文設計的0.9 V DOCCII是由一個兩級的襯底驅動OPA與一個簡單的電流鏡和交叉耦合電流鏡連接而實現的。襯底驅動OPA通過負反饋的方式來實現CCII兩個輸入端之間的電壓跟隨，即uX=uY。簡單的電流鏡將X端的電流復制到Z端，即iZ+=iX。交叉耦合電流鏡將X端的電流傳送到Z-端，并取其差值作為單端輸出電流，即iZ-=-iX。

采用襯底驅動PMOS管MI1和MI2組成的差分對代替了傳統(tǒng)的差分對，有效的將電源電壓降低到0.9 V;MB的電流流過差動對，為差動對提供偏置電流;ML1、MLC1、MO11 和 ML2、MLC2、MO12 組成兩個低電壓電流鏡，將第1級的輸出信號傳送到后面的電流收集電路中;其中MB11和MB21為這兩個電流鏡提供偏置，使其正常工作。MLNC1和MLNC2的漏端分別為MLP1和MLP2提供偏置電壓，從而形成一個局部的正反饋，提高運放的增益帶寬，克服了襯底驅動MOSFET增益小的缺點［4］，第一級的增益的表達式如式(3)所示:

其中，B是低電壓電流鏡的增益，gmbin是輸入管的襯底跨導，rout是輸入級的輸出電阻，η=gmMLP1，2/gmMLN1，2，正常工作的時候，MLN1和MLP2的柵極電壓相等，η就是它們的寬長比。

圖2 基于襯底驅動OPA的BOCCII

其中CL為第一級的負載電容，從式(3)和式(4)可以看出，由于局部正反饋技術的使用，電路的增益帶寬增加了1/(1-η)倍。

MC1、MC1＇和 MC2、MC2＇構成共源共柵低電壓電流鏡，完成雙端到單端的轉換，MC3、MC3＇為其提供偏置，使其正常工作;PM1和NM1構成一個簡單的共源放大器，用來提高OPA的增益。PM2、PM1、NM2、NM1構成一個簡單的電流鏡，因為 PM2和PM1、NM2和NM1有著相同的寬長比和柵源電壓，所以X端的電流被準確的復制到Z端，即iZ+=iX。PM3～PM5和NM3～NM5構成極性互補的電流鏡，將X端的電流傳送到Z-端，并取其差值作為單端輸出電流，即iZ-=-iX。

4 仿真驗證

為了使電路的性能達到最優(yōu)，我們采用0.18 μm CMOS工藝，使用Cadence Spectre對電路進行了仔細的調試和仿真。通過調整MOS管的寬長比使得電路的性能達到最優(yōu)。該DOCCII工作的電源電壓只有0.9 V，比文獻［8］中的電壓低0.3 V，電路的直流工作電壓0.4 V，電路參考電流的大小為5 μA。電路的仿真結果如圖3～圖7所示。

圖3 電壓跟隨頻率特性

圖3顯示了Y端輸入交流電壓時，襯底驅動DOCCII的uX/uY的頻率特性曲線;仿真結果顯示:該DOCCII的電壓跟隨帶寬為4.8 MHz，與文獻［7］相比較電路的帶寬增加3.6 MHz

圖4 電流跟隨頻率特性

圖4顯示了輸入交流電流時，襯底驅動iZ+/iX的頻率特性曲線。

圖5 X端電壓跟隨Y端電壓的曲線

圖6 Z+端電流跟隨X端電流的曲線

圖7 Z-端電流跟隨X端電流的曲線

圖5顯示了X端電壓跟隨Y端電壓的曲線，從圖6和圖7分別顯示了Z+端和Z-端電流跟隨X端電流的曲線，從測試的曲線中可以發(fā)現該具有比較好的線性度。

5 結論

本文設計了一個0.9 V低電壓的雙輸出的第二代電流傳輸器(DOCCII)，該DOCCII電路是由一個兩級的襯底驅動OPA與一個簡單的電流鏡以及交叉耦合電流鏡連接而實現的，電路的模塊簡單。同時采用襯底驅動技術，有效的將電源電壓降至0.9 V。通過仿真測試，測出該DOCCII具有4.8 MHz的帶寬，同時具有高的線性度和很好的輸入輸出電阻。

［1］Allen P E，Holberg D R.CMOS Analog Circuit Design［M］.Oxford University Press，Second Edition，2002.

［2］尹濤，朱樟明，楊銀堂.襯底驅動MOSFET特性分析及超低電壓運算放大器的設計［J］.半導體學報，2005，26(1):158-162.

［3］王衛(wèi)東.現代模擬集成電路原理及應用［M］.北京:電子工業(yè)出版社，2008.

［4］Carrillo J M，Torelli G.1-V Rail to Rail Bulk-Driven CMOS OTA with Enhanced Gain-Bandwidth Product［C］//Proceedings of the 2005 European Conference on Circuit Theory and Design，Cork，Ireland，Aug 28-sep 2005，261-264.

［5］趙玉山，周躍慶，王萍.電流模式電子電路［M］.天津:天津大學出版社，2001.

［6］張海軍，楊銀堂.一種基于襯底偏置的超低電壓CMOS運算放大器［J］.電路與系統(tǒng)學報，2006，11(1):12-15.

［7］Fabian，Nbahan.New Bulk-Driven Class AB CCII［C］//Radioelektronika(RADIOELEKTRONIKA)，2011 21st Interna-tional Conference Publication Year:2011:1-4.

［8］Khateb，Biolek，Novacek.On the Design of Low-Voltage Low-Power Bulk-Driven CMOS Current Conveyors［C］//Electronics Technology，2006.ISSEIS’06.29th InternationalSpring Seminar.Publication Year:2006:318-321.