VDMOS器件總劑量輻照閾值電壓影響因素分析

熊 燕 賴于樹

（重慶三峽學院物理與電子工程學院，重慶萬州 404100）

VDMOS（Vertical Double-diffused Metal Oxide Semiconductor）器件通過微電子工藝實現(xiàn)了現(xiàn)代應用對電子設(shè)備使用過程中的高壓大電流的要求，其獨特的垂直導電溝道結(jié)構(gòu)使其具有承受電壓和電流能力強、輸入阻抗高、開關(guān)速度快、頻率特性穩(wěn)定等一系列優(yōu)點，目前廣泛應用在戰(zhàn)略武器技術(shù)、核技術(shù)以及空間技術(shù)中等功率器件領(lǐng)域.[1]基于此，構(gòu)成這些電子設(shè)備的VDOMS器件不可避免的要處于各種空間帶電粒子、射線以及核輻射等強輻射環(huán)境中.輻射粒子會與器件相互作用，導致VDMOS器件電學參數(shù)發(fā)生變化，如開啟電壓（VT）漂移、跨導（gm）退化、亞閾漏極電流（IDsub）增加、周期噪聲（1/f）增加、擊穿電壓（VBR）降低等等.[2]嚴重的時候會導致VDMOS器件功能失效，進而導致整個電子設(shè)備不能正常工作.

因此，對于 VDMOS器件輻照效應的研究以及如何提高其抗輻照能力具有至關(guān)重要的意義.本文從VDMOS結(jié)構(gòu)及工作原理出發(fā)，分析了柵源電壓和輻照溫度對VDMOS器件總劑量輻照條件下閾值電壓漂移的影響.

1 器件結(jié)構(gòu)及工作原理

圖1為功率VDMOS器件的縱向結(jié)構(gòu)剖面示意圖，集成VDMOS器件多個六角形元胞并聯(lián)組成，多晶硅網(wǎng)格結(jié)構(gòu)將各個元胞的柵極連到一起并埋在源金屬電極的下面，二者以SiO2層隔開，導通時電子流經(jīng)過表面有源區(qū)的導電溝道流到 區(qū)，然后垂直向下流動.VDMOS工作時柵源電壓大于開啟電壓VT，半導體表面水平溝道會形成強反型層，也就是形成電子流動的導電溝道，此時在漏源電壓VDS形成電場的作用下源區(qū)電子會以一定的速度漂移，經(jīng)過外延層直至襯底形成漏極電流ID，如圖1箭頭所示.如果加在VDMOS柵極和源極之間的電壓小于開啟電壓，則表面反型層無法形成，此時的漏源之間就是一個處于截止狀態(tài)的PN結(jié)，由于耗盡層的存在，漏源之間可以維持一個較高的阻斷電壓.

2 實驗方案

實驗采用常規(guī)VDMOS器件，器件結(jié)構(gòu)如圖1所示，硅襯底材料為偏置電壓，實驗采用P型輻溫度，實驗采用N型，電阻率為2Ω?cm，采用2μm 的硅柵工藝制備，氧化溫度為 850℃，柵氧化層厚度為tox=70n m .溝道長度為3μm .VDMOS器件總劑量輻照閾值電壓漂移實驗通過60Co源進行，它是穩(wěn)態(tài)輻射源產(chǎn)生射線有兩個能量.實驗中使用的γ射線的劑量率為0.023gay(Si)/s，由LSC601型劑量計給出，輻照源為類點源，輻照總劑量的標定采用劑量傳遞的方法，通過重鉻酸銀劑量計來進行標定.輻照實驗通過改變偏置電壓和改變輻照溫度兩個方面來進行.

圖1 VDMOS縱向結(jié)構(gòu)剖面及電流ID示意圖

3 VDMOS器件總劑量輻照閾值電壓影響因素分析

大量研究表明，輻照對功率VDMOS的影響主要是產(chǎn)生氧化物陷阱電荷和界面態(tài)電荷.氧化物陷阱電荷通常由氧化物本身的缺陷所形成，一般來說它是屬于電中性的，但由于電子和空穴在SiO2絕緣層中的遷移率不同，空穴易于被深空穴陷阱俘獲而成為正空間電荷，其結(jié)果會使器件電容器的平帶電壓和閾值電壓向負方向移動；界面態(tài)位于 Si-SiO2交界處，它的產(chǎn)生不僅使器件閾值電壓改變，還會使泄漏電流快速增長以及溝道區(qū)載流子的遷移率降低.綜合考慮二者，得到閾值電壓的變化可以表示為：[3]

式中，△Qot表示輻照在器件單位面積產(chǎn)生的正空間電荷，△Qit表示輻照產(chǎn)生的界面態(tài)電荷，△Qot是輻照后正空間電荷引起的閾值電壓變化，△Qit是輻照后界面態(tài)電荷引起的閾值電壓的變化.

圖2是單極型場效應晶體管在典型的實驗輻照源情況下的閾值電壓隨總劑量輻照漂移曲線，由該圖可以看出閾值電壓漂移和輻照總劑量的函數(shù)關(guān)系是：P型MOS管總劑量增加，閾值電壓單調(diào)降低；對于N型MOS管的閾值電壓，在總劑量偏小時總劑量增加閾值電壓會減小，而當總劑量增加到一定值后，總劑量增加閾值電壓也會增加.

圖2 VDMOS閾值電壓與輻照總劑量的關(guān)系

3.1 柵源電壓對閾值電壓漂移的影響

VDMOS受到輻照時柵源電壓起著分離和加速感生電子空穴對的作用，在電場作用下，電子和空穴運動方向相反，柵壓為正時，電子快速漂向柵極；空穴緩慢漂向 SiO2/Si界面并在通過陷阱區(qū)時被陷阱俘獲從而建立起正氧化層空間電荷.利用半帶電壓法[4]將輻照引起的閾值電壓的漂移量△Vth分為△Voh和△Vih兩部分，從對PVDMOS器件進行不同偏置情況下總劑量輻照效應閾值電壓影響的實驗數(shù)據(jù)曲線如圖3、4、5所示.

圖3 PVDMOS管不同偏置電壓△Vth與輻照總劑量關(guān)系

圖4 PVDMOS不同偏置電壓△Vit與輻照總劑量的關(guān)系

圖5 PVDMOS不同偏置電壓△Vot與輻照總劑量的關(guān)系

由圖3可知，在劑量率為0.023Gy(Si)/s輻照條件下，隨著偏置電壓Vg和輻照總劑量的增大，器件閾值電壓的漂移與其同相變化.通過用平帶電壓法分離不同電場強度條件下輻照引起閾值電壓漂移△Vot、△Vit得到圖4和5，由圖可知界面態(tài)陷阱電荷對閾值電壓漂移的影響是負相的，而氧化陷阱電荷引起的閾值電壓的漂移變化則比較復雜：當偏置電壓較低時由于電場強度原因，電子空穴對的分離不充分并且復合較為嚴重，建立氧化物電荷密度較小，當偏置電壓達到一定值時，此時電場度增強導致電子空穴對復合變?nèi)醵蛛x增強，故△Vit隨著之同相增大；當偏置增大到一定數(shù)值時，由于陷阱的空穴俘獲面積減小等原因，會在界面附近緊靠陷阱區(qū)域中形成一個無氧化電荷區(qū)域，所以加柵壓小的器件△Vot會隨著總劑量的增加而增大，此時偏置大的器件△Vot已趨于飽和.

該實驗表明，對于低劑量率的總劑量輻照效應，偏置對其閾值電壓漂移的影響主要決定了輻照過程中電子空穴對的產(chǎn)生、分離和復合的速度以及空間正電荷的運動速度，而偏置電壓不同對輻照效應的影響還要受器件界面態(tài)建立速度的制約.閾值電壓移動會隨外加柵極電壓值同相變化，而且正柵壓下的移動會大于負柵壓下的移動，因為緊靠Si-SiO2界面所形成的正空間電荷層對表面能帶彎曲所產(chǎn)生的影響，遠遠大于柵極附近形成的空間正電荷層時所產(chǎn)生影響.因此，氧化物電荷與輻照正柵極電壓的關(guān)系有可分為：增長區(qū)、飽和區(qū)和一個下降區(qū).經(jīng)過輻照后，在外加柵極電壓作用下，測量閾值電壓或平帶產(chǎn)生的移動在室溫下恒定不變.

3.2輻照溫度對閾值電壓漂移的影響

前面討論了偏置對VDMOS器件總劑量輻照閾值電壓漂移的影響，這些分析都是基于室溫情況下得來的規(guī)律.以N溝道MOS的閾值電壓為例有：

大量參考文獻表明，在很寬的溫度范圍內(nèi)，QOX和φMS幾乎與溫度沒有關(guān)系，因此（2）式中與溫度密切相關(guān)的只有襯底的費米勢φFP，將VT對溫度T取導數(shù)得：

其中，φFP對T的導數(shù)為：

將（4）代入（3）得到

式5中NC、NV、EG與溫度關(guān)系不大.因此，在考慮輻射對VDMOS器件閾值電壓漂移影響時，輻照溫度是必須要考慮的問題之一.諸多實驗表明，高溫輻照規(guī)律與室溫輻照大致相同，而低溫輻照條件下由于氧化層電荷的面寬度比室溫下大得多，并且?guī)缀跗骄植荚谡麄€SiO2絕緣層內(nèi)，因此其閾值電壓漂移與室溫不同.筆者選用了常用的N溝道功率VDMOS集成電路進行輻照溫度對閾值電壓漂移影響的實驗，同時，得到實驗數(shù)據(jù)曲線如圖6、7、8所示：

圖6 NVDMOS不同溫度下△Vth與輻照總劑量的關(guān)系

圖7 NVDMOS不同溫度下ΔVit與輻照總劑量的關(guān)系

圖6是不同溫度輻照下△Vth的總劑量關(guān)系（實驗取了兩個溫度-30度和27度），圖7和圖8是不同輻照溫度條件下，△Vot、△Vit與總劑量的關(guān)系.

圖8 NVDMOS不同溫度下△Vot與輻照總劑量的關(guān)系

由圖7和圖8可知，當輻照溫度降低時，器件界面態(tài)的陷阱電荷引起的閾值電壓漂移量同相降低，而氧化物陷阱電荷引起的量卻增加.基于以上實驗分析，我們得到結(jié)論，溫度對半導體器件輻照引起閾值電壓漂移量△Vth，主要是溫度的高低決定了界面態(tài)建立速度的快慢，主要是由于溫度不高時，SiO2中的輻射感生的非平衡的空穴是固定不動的，隨著溫度的升高，因而界面態(tài)建立的速度變快，需要時間變短.

4 結(jié) 論

本文對常規(guī)硅柵功率VDMOS器件進行了不同偏置電壓和不同輻照溫度的總劑量輻照效應實驗，對實驗樣品進行了閾值電壓漂移的測量，并對獲得的數(shù)據(jù)進行了討論，得到實驗結(jié)論如下：對于低劑量率的總劑量輻照效應，偏置不同對輻照效應的影響還要受器件界面態(tài)建立速度的影響，閾值電壓的漂移與外加柵極電壓值同相變化，而且正柵壓下漂移大于負柵壓；而總劑量輻照時溫度降低會導致器件界面態(tài)形成速度趨緩，故低溫輻照使得閾值電壓漂移更加嚴重.

[1]Taylor.Power MOSFET Design[M].New York：John Wiley & Sons，1993，1-15.

[2]LHOY H,KIM K Y Radiation effects on the power MOSFET for space applications[J].ETRI Journal, 2005，27(4):449-452.

[3]李澤宏，張磊，譚開洲.總劑量輻照加固的功率VDMOS器件[J].電子科技大學學報，2008（7）：621-623.

[4]J.W.Schrankler， R.K. Reich，M.S.Holt，D.H.Ju，J.S.T.Huang and G. D.Kirchner CMOS scaling implications for total dose radiation[J].IEEE Trans.Nucl.Sci.，1985，32：3988.