一種具有高負(fù)載電流驅(qū)動(dòng)能力的輸出可調(diào)節(jié)穩(wěn)壓電源*

黃銀蓉，錢牧云，袁協(xié)民

(1.廣安職業(yè)技術(shù)學(xué)院電子與信息工程學(xué)院，四川 廣安 638000；2.安徽工業(yè)大學(xué)電氣與信息工程學(xué)院，安徽 馬鞍山 243000)

隨著智能手機(jī)、平板電腦等便攜式智能設(shè)備的普及，智能設(shè)備的電池壽命延長(zhǎng)備受關(guān)注[1-2]。為了延長(zhǎng)有限能量容量電池的壽命，現(xiàn)代混合信號(hào)片上系統(tǒng)(System on Chips，SoC)中的模擬和數(shù)字模塊被設(shè)計(jì)為具有消耗極低的功率(通常小于10 mW)。由于每個(gè)模塊都需要自己的電源電壓，傳統(tǒng)上，采用大量的線性穩(wěn)壓器作為片上直流-直流(Direct Current-Direct Current，DC-DC)變換器，以支持來(lái)自總電源的局部電源。然而，隨著總電源和局部電源之間電壓降的增大，線性穩(wěn)壓器的總體功耗變得非常大。因此，需要更節(jié)能的替代方案，具有低的峰-峰值輸出紋波電壓，并以最小的面積成本在大的輸出負(fù)載電壓范圍內(nèi)獲得更高的效率；由于在標(biāo)準(zhǔn)互補(bǔ)金屬氧化物半導(dǎo)體(Complementary Metal Oxide Semiconductor，CMOS)工藝中，片上電容比片上電感具有更高的品質(zhì)因數(shù)、更高的能量密度以及更低的成本，所以基于開(kāi)關(guān)電容(Switched Capacitor，SC)的片上DC-DC 變換器越來(lái)越受到學(xué)術(shù)界和工業(yè)界的關(guān)注[3-8]；文獻(xiàn)[9]針對(duì)開(kāi)關(guān)電容DC-DC 電源紋波噪聲的分析和研究，提出了梯形波驅(qū)動(dòng)的紋波抑制技術(shù)和基于飛跨電容多步充放電的電荷泵多相交織技術(shù)，同時(shí)采用自適應(yīng)頻率調(diào)制技術(shù)有效抑制輸出電壓紋波。為提高系統(tǒng)轉(zhuǎn)換效率，提出了基于脈沖頻率調(diào)制(Pulse Frequency Modulation，PFM)的自動(dòng)增益跳變技術(shù)；文獻(xiàn)[10]提出了相減模式的可重構(gòu)多相位開(kāi)關(guān)電容DC-DC 變換器，實(shí)現(xiàn)1/2 和2/3 兩種轉(zhuǎn)換比。采用比較器實(shí)現(xiàn)了開(kāi)關(guān)管尺寸的自適應(yīng)調(diào)制，進(jìn)一步提升了效率；文獻(xiàn)[11]提出了一種應(yīng)用在DC-DC 變換器芯片中的片內(nèi)電源電路，設(shè)計(jì)了一種帶“浮地”結(jié)構(gòu)的對(duì)稱型跨導(dǎo)放大器電路，可顯著提高電路的瞬態(tài)響應(yīng)速度和減少硬件成本；文獻(xiàn)[12]提出了一種單開(kāi)關(guān)、高升壓和非隔離式的DCDC 變換器，討論并分析了變換器在連續(xù)導(dǎo)通模式和不連續(xù)導(dǎo)通模式下的穩(wěn)態(tài)工作，實(shí)現(xiàn)并測(cè)試了原型轉(zhuǎn)換器。

如果采用金屬氧化物半導(dǎo)體(Metal Oxide Semiconductor，MOS)電容作為飛跨(電荷轉(zhuǎn)移)電容和負(fù)載電容，片上SC DC-DC 變換器就可以顯著地節(jié)省總面積，因?yàn)镸OS 電容器密度高于金屬絕緣體金屬(Metal Insulator Metal，MIM)或多晶硅絕緣體多晶硅(Polysilicon Insulator Polysilicon，PIP)結(jié)構(gòu)的電容器。采用MOS 電容的面積優(yōu)勢(shì)仍將繼續(xù)，因?yàn)镸OS電容器的每單位面積的柵氧化層電容(Cox)隨著工藝的提高而增大[13-14]；此外，由于單位面積的導(dǎo)通電阻隨著工藝的提高而不斷減小，所以MOS 開(kāi)關(guān)的尺寸也減小。因此，在不影響效率的前提下，可以提高片上SC DC-DC 變換器的開(kāi)關(guān)頻率來(lái)減小飛跨電容的面積；前述大多數(shù)的開(kāi)關(guān)電容DC-DC 變換器一方面采用大量分立元件而集成度低，另一方面升壓型變換帶來(lái)大的功率消耗和高輸出電壓和電流，不適用于智能手機(jī)和平板電腦等便攜式智能設(shè)備。對(duì)此，本文提出了一種新的節(jié)能4-3 降壓型SC 拓?fù)鋪?lái)構(gòu)成全集成片上SC DC-DC 變換器的可調(diào)節(jié)穩(wěn)壓電源，以實(shí)現(xiàn)高負(fù)載電流驅(qū)動(dòng)能力。它從5 V 的輸入電壓可提供2.6 V～3.2 V 范圍的穩(wěn)壓電源輸出和2.5 mW～48 mW 的大范圍功率輸出；與傳統(tǒng)的SC 拓?fù)湎啾龋岢鲈O(shè)計(jì)的效率對(duì)于增大的底板電容比(α)更不敏感，僅采用片上MOS 電容實(shí)現(xiàn)，而無(wú)需任何外部元件。

1 核心設(shè)計(jì)

1.1 工作原理

一般來(lái)說(shuō)，SC DC-DC 變換器包括電容和開(kāi)關(guān)，由兩個(gè)不重疊的時(shí)鐘信號(hào)驅(qū)動(dòng)。時(shí)鐘信號(hào)設(shè)置為接近50%的占空比和最小空載時(shí)間。n-溝道金屬氧化物半導(dǎo)體(NMOS)和p-溝道金屬氧化物半導(dǎo)體(PMOS)開(kāi)關(guān)始終都不同時(shí)關(guān)閉，以防止擊穿電流損耗，獲得最高的效率和最大的電荷轉(zhuǎn)移到負(fù)載。圖1(a)和圖1(b)分別給出了傳統(tǒng)的2-1 降壓型拓?fù)浼捌涞蛿[幅柵極(門)驅(qū)動(dòng)信號(hào)。信號(hào)由電平轉(zhuǎn)換器和非重疊時(shí)鐘發(fā)生器產(chǎn)生，以最小化開(kāi)關(guān)損耗。為了表示由于底板寄生電容造成的損耗，將底板寄生電容建模為αCfly，其中Cfly是飛跨電容的實(shí)際電容值，是與工藝和布局相關(guān)的參數(shù)。為方便起見(jiàn)，圖1(a)可以用圖1(c)所示的符號(hào)表示，它有兩個(gè)輸入端和一個(gè)輸出端。假設(shè):①所有MOS 開(kāi)關(guān)有相同的導(dǎo)通電阻Ron；②相1 和相2 的持續(xù)時(shí)間相同，且有最小的死區(qū)時(shí)間(空載時(shí)間)；③時(shí)間常數(shù)(RL+2Ron)Cfly遠(yuǎn)遠(yuǎn)大于1/(2fsw)(其中RL為負(fù)載電阻，fsw為開(kāi)關(guān)頻率)，圖1(a)和圖1(c)中的平均負(fù)載電壓VL定義為兩個(gè)輸入電壓的平均電壓(即(VIN+0V)/2 ＝VIN/2)-ΔVL。由于飛跨電容Cfly上的平均電壓在穩(wěn)態(tài)時(shí)是恒定的VIN/2，故ΔVL導(dǎo)致傳導(dǎo)損耗，且ΔVL為:

圖1 拓?fù)浣Y(jié)構(gòu)

式中:VNL為空載電壓。如式(1)所示，如果MOS 開(kāi)關(guān)導(dǎo)通電阻為零，則ΔVL變?yōu)榱?，因此不存在傳?dǎo)損耗，平均負(fù)載電壓VL與空載電壓VNL＝VIN/2相同。

采用類似的方法，本文提出用兩個(gè)2-1 降壓型拓?fù)涞慕M合來(lái)構(gòu)建一個(gè)4-3 降壓型拓?fù)?，如圖1(d)所示。2-1_up 模塊的一個(gè)輸入端直接從輸入電壓VIN饋電，另一個(gè)輸入端從2-1_dw 模塊的輸出VL_dw饋電。因此，得到的負(fù)載電壓VL_up＝(VIN+VL_dw)/2-ΔVL_up為VIN與VL_dw(＝VIN/2-ΔVL_dw)的平均值減去ΔVL_up。ΔVL_up和ΔVL_dw分別表示有負(fù)載和無(wú)負(fù)載時(shí)所傳輸?shù)呢?fù)載電壓之間的電壓差。而且ΔVL_up和ΔVL_dw源于傳導(dǎo)損耗，對(duì)于2-1_dw，它們限制了最大可獲得效率為ηlin＝VL_dw/(VIN/2)，而對(duì)于2-1_up，則限制為ηlin＝VL_up/[(VIN+VL_dw)/2]。

圖2(a)所示為2-1_up(dw)模塊的晶體管級(jí)實(shí)現(xiàn)，且圖中給出了柵極驅(qū)動(dòng)信號(hào)。由于在0.34 μm CMOS 工藝中，5 V CMOS 晶體管的柵氧擊穿電壓為5.5 V，故在地(0 V)和輸入(5 V)之間的所有開(kāi)關(guān)可以承受任何電壓水平。圖2(b)中的所有柵極驅(qū)動(dòng)信號(hào)生成于電平轉(zhuǎn)換器和非重疊時(shí)鐘發(fā)生器，以使開(kāi)關(guān)損耗和擊穿電流損耗降到最低。圖2(a)中的NMOS 晶體管(Mn1、Mn3 和Mn4)是通過(guò)一個(gè)三阱器件實(shí)現(xiàn)的，以隔離來(lái)自于基片(或體)的體電壓。

圖2 單相4-3 變換器核的晶體管級(jí)實(shí)現(xiàn)

1.2 電荷轉(zhuǎn)移和損耗機(jī)理

為了簡(jiǎn)化分析，采用圖3(a)和圖3(b)所示所提出的SC DC-DC 變換器的2-路交織結(jié)構(gòu)。對(duì)于柵極驅(qū)動(dòng)信號(hào)來(lái)說(shuō)，Φ1a(Φ1b)和Φ2a(Φ2b)為180°異相(異向)信號(hào)，而Φ1a(Φ2b)和Φ1b(Φ2b)為不重疊時(shí)鐘信號(hào)，如圖2(c)所示。圖3(b)為開(kāi)關(guān)頻率的每半周期(相1 和相2)的等效電路。假設(shè)SC DC-DC 變換器以VL_up(或VL)和VL_dw的平均電壓向負(fù)載提供電荷，則在開(kāi)關(guān)頻率的每個(gè)半周期(當(dāng)柵極驅(qū)動(dòng)信號(hào)為Φ1a(Φ1b)和Φ2b(Φ2a)的MOS 晶體管導(dǎo)通) 從輸入電壓VIN提取的電荷QEXT為:

圖3 所提出變換器的2-路交織結(jié)構(gòu)及其等效電路

由于傳輸給負(fù)載(VL_up)的總電荷是從圖3(b)中所示的兩個(gè)頂部飛跨電容(Cup/2)轉(zhuǎn)移的電荷之和，因此傳輸給負(fù)載的總電荷為:

僅考慮電荷轉(zhuǎn)移，則效率可定義為式(3)所示的向負(fù)載輸送的總電荷與式(2)所示的從輸入電壓VIN提取的電荷之比。ΔVL_up和ΔVL_dw之間的關(guān)系由Cup和Cdw的比值決定，可由后面的式(6)得到。通過(guò)共同求解式(2)和式(6)，則本文提出的4-3 降壓型SC DC-DC 變換器的效率就可由VL_up/(3VIN/4(＝VNL))給出。它表明了任何類型的SC DC-DC 變換器的效率上限。也就是說(shuō)，當(dāng)空載電壓VNL與平均負(fù)載電壓VL_up之間的電壓降增大時(shí)，最大可獲得效率降低。

為了確定每個(gè)飛跨電容的最小要求電容值以滿足設(shè)計(jì)要求(本文IL(MAX)＝10 mA 和VL_up＝3.2 V 且fsw(MAX)＝13 MHz)，則提出的SC DC-DC 變換器的負(fù)載電流驅(qū)動(dòng)能力必須根據(jù)Cfly、ΔVL和fsw(MAX)得到。由式(2)、式(3)和圖3(b)可知，由于ΔVL＝VNLVL_up(其中VNL＝3VIN/4 和VL_up＝[(VIN+VL_dw)/2-ΔVL_up]，則固定開(kāi)關(guān)頻率fsw和ΔVL(＝ΔVL_up+ΔVL_dw/2)的負(fù)載電流驅(qū)動(dòng)能力為:

根據(jù)式(4)和式(5)，ΔVL_up與ΔVL_dw之間的關(guān)系由Cup與Cdw的比值確定:

在Cup和Cdw之間存在一個(gè)最佳比值，從而在恒定的ΔVL_dw、fsw和Cfly下得到最大負(fù)載電流IL。由于VL_up是ΔVL_up和ΔVL_dw/2 的和，所以ΔVL_up可以用ΔVL_dw、Cup(＝Cfly-Cdw)和Cdw表示，采用式(6)，可得:

將式(8)對(duì)Cdw求偏導(dǎo)數(shù)并令其等于零，即可得到當(dāng)Cfly為3 倍的Cdw時(shí)的最大負(fù)載電流IL(MAX)。因此，在恒定的ΔVL、fsw和Cfly(＝Cup+Cdw)時(shí)，Cup和Cdw之間的最佳比值為Cup＝2Cdw，從而得到最大負(fù)載電流IL(MAX)。因此，式(8)可以改寫為:

式中:Cfly＝Cup+Cdw，Cup＝2Cdw。

由式(6)可知，如果Cup是Cdw值的兩倍，則ΔVL_up等于ΔVL_dw。由于本文的目標(biāo)負(fù)載電壓是3.2 V，所以我們確定ΔVL為0.55 V(ΔVL＝ΔVNLVL_up)。因此，可以確定ΔVL_up和ΔVL_dw大約為0.367 V，因?yàn)棣L等于ΔVL_up和ΔVL_dw/2 之和。對(duì)于給定的工藝參數(shù)①ΔVL_up(＝ΔVL_dw)為0.367 V，②最大負(fù)載電流IL(MAX)為10 mA，③VCO 的最大開(kāi)關(guān)頻率fsw約為13 MHz，所要求的最小Cup可估計(jì)約為455 pF?？紤]工藝-電壓-溫度(Process-Voltage-Temperature，PVT)的變化，選擇Cup為600 pF，Cdw為300 pF。MOS 開(kāi)關(guān)的尺寸較小，以保證變換器能夠向3.2 V 的負(fù)載提供10 mA 的負(fù)載電流。

由式(9)可以看出，在ΔVL和Cup(Cdw)的值固定的情況下，可以通過(guò)改變開(kāi)關(guān)頻率fsw來(lái)控制負(fù)載電流IL。因此，隨著負(fù)載電流的變化，可以通過(guò)PFM 來(lái)調(diào)節(jié)輸出負(fù)載電壓。在本設(shè)計(jì)中，采用如圖5 所示的PFM 控制方案與補(bǔ)償兩級(jí)跨導(dǎo)運(yùn)算放大器(Operational Transconductance Amplifier，OTA)和餓流VCO，其工作范圍設(shè)計(jì)為0.44 MHz～15 MHz。因此，通過(guò)采用PFM 技術(shù)，開(kāi)關(guān)和底板電容損耗在最重負(fù)載條件下(IL＝10 mA，VL_up＝3.2 V)最大，并隨負(fù)載的減小而線性減小。

除了傳導(dǎo)損耗外，由底板寄生電容造成的損耗也很重要，尤其是當(dāng)片上電容用作飛跨電容時(shí)。在0.34 μm CMOS 工藝中，由于MOS 電容器(2.7 fF/μm2)的電容密度高于MIM 電容器(1 fF/μm2)，所以采用MOS 電容作為飛跨電容和負(fù)載電容。在這種情況下，假設(shè)底板電容比(α)為實(shí)際電容的6.5%。如圖3(b)所示，在開(kāi)關(guān)頻率的每個(gè)半周期內(nèi)，將2-1_up(dw)中的每個(gè)上部底板電容αCup/2(αCdw/2)充電至VL_up(VL_dw)，同時(shí)每個(gè)底部底板電容αCup/2(αCdw/2)放電至VL_dw(0 V)。當(dāng)2-1_dw 模塊的底板電容中的充電電荷放電至地時(shí)，2-1_up 模塊的底板電容中的充電電荷就放電至負(fù)載VL_dw。因此，由這些底板電容而造成的每個(gè)周期的能量損耗可以計(jì)算為:

2 系統(tǒng)結(jié)構(gòu)

圖4 所示為本文提出的基于SC DC-DC 變換器的可調(diào)節(jié)穩(wěn)壓電源的系統(tǒng)結(jié)構(gòu)。整個(gè)系統(tǒng)包括18相2-1_up(dw)模塊、72 個(gè)電平轉(zhuǎn)換器、18 個(gè)非重疊時(shí)鐘發(fā)生器、1 個(gè)誤差放大器、1 個(gè)餓電流壓控振蕩器、一個(gè)基于NMOS 導(dǎo)通型晶體管的低壓差線性穩(wěn)壓器[15]、1 個(gè)啟動(dòng)電路和1 個(gè)帶隙電壓參考電路[16]。每個(gè)2-1_up 模塊采用一個(gè)33.33 pF 的MOS 電容器(對(duì)于18 相總電容為600 pF)作為其飛電容，而每個(gè)2-1_dw 模塊采用一個(gè)16.66 pF 的MOS 電容器(對(duì)于18 相總的飛電容為300 pF)作為其飛電容。采用400 pF 的輸出緩沖電容來(lái)減少輸出紋波，并在電流負(fù)載變化的情況下支持中等水平的瞬態(tài)響應(yīng)。

圖4 提出的18 相交織4-3 降壓型SC DC-DC 變換器的架構(gòu)

如圖4 所示，提出架構(gòu)的啟動(dòng)電路和負(fù)載調(diào)節(jié)電路(誤差放大器和線性穩(wěn)壓器)基于兩個(gè)參考電壓VREF1和VREF2，它們來(lái)自于一個(gè)單帶隙電壓參考電路[17-18]。一旦內(nèi)部負(fù)載電壓VL_dw由啟動(dòng)電路充電至1.8 V 時(shí)，控制電路的電源電壓Vctrl就被基于NMOS 導(dǎo)通晶體管的LDO 穩(wěn)壓器調(diào)節(jié)到1.6 V，LDO穩(wěn)壓器連接到內(nèi)部負(fù)載電壓VL_dw，VL_dw是2-1_dw的輸出電壓。因此，通過(guò)降低餓電流VCO 和18 個(gè)非重疊時(shí)鐘發(fā)生器的動(dòng)態(tài)功耗，可以實(shí)現(xiàn)控制損耗的降低。此外，內(nèi)部負(fù)載電壓VL_dw用于產(chǎn)生低擺幅電平偏移的柵極驅(qū)動(dòng)信號(hào)，以減少開(kāi)關(guān)損耗。

采用一個(gè)數(shù)字控制的3 位電阻分壓器網(wǎng)絡(luò)，可將輸出電源電壓設(shè)置為2.6 V、2.8 V、3.0 V 或3.2 V。輸出電源電壓的每一檔通過(guò)PFM 技術(shù)進(jìn)行調(diào)節(jié)，采用補(bǔ)償兩級(jí)OTA 和餓電流VCO，以在大范圍的負(fù)載電流下保持高效率。當(dāng)由3 位電阻分壓器網(wǎng)絡(luò)設(shè)置的比例負(fù)載電壓Vx(t)小于VREF1時(shí)，誤差放大器的輸出電壓VVCO(t)增大，反之亦然；因此，餓電流VCO 的振蕩頻率增大或減小，直至Vx(t)等于VREF1。18 相交織結(jié)構(gòu)用于降低輸出紋波電壓。由餓電流VCO 和逆變器產(chǎn)生相移相同的18 相交織信號(hào)，并采用非重疊時(shí)鐘發(fā)生器和電平轉(zhuǎn)換器使得其成為低擺幅柵極驅(qū)動(dòng)信號(hào)，以降低柵極驅(qū)動(dòng)開(kāi)關(guān)損耗。

3 實(shí)驗(yàn)結(jié)果

采用高電壓0.34 μm CMOS 工藝設(shè)計(jì)并實(shí)現(xiàn)了本文所提出的可調(diào)節(jié)穩(wěn)壓電源，圖5 所示為微縮版圖。

圖5 實(shí)現(xiàn)的輸出可調(diào)節(jié)穩(wěn)壓電源的微縮版圖

圖6 所示為在4 種不同輸出負(fù)載電壓(VL或VL_up，以下統(tǒng)稱VL)下，本文所提出的片上SC DC-DC變換器穩(wěn)壓電源和理想線性穩(wěn)壓器提供1 mA～15 mA 之間不同負(fù)載電流IL時(shí)的效率比較，同時(shí)還給出了對(duì)于不同底板電容比α在0%～10%之間的效率。

圖6 所提出的設(shè)計(jì)與理想線性穩(wěn)壓器之間的效率比較(溫度25 ℃)

首先，可以直觀地看到，當(dāng)提出的設(shè)計(jì)設(shè)置為支持4 種不同的輸出負(fù)載電壓(3.2 V，3.0 V，2.8 V 和2.6 V)之一時(shí)，效率下降增大；其次，從圖6(a)可見(jiàn)，當(dāng)在3.2 V 負(fù)載電壓下提供8 mA 負(fù)載電流時(shí)，可獲得75%的峰值效率，而理想穩(wěn)壓器的效率僅為64%。由于輸出電源電壓是通過(guò)PFM 技術(shù)隨負(fù)載電流的變化而調(diào)節(jié)的，因此開(kāi)關(guān)頻率fsw隨負(fù)載功率的變化而變化。當(dāng)負(fù)載功率降低時(shí)，由開(kāi)關(guān)損耗和底板電容引起的損耗也降低。因此，與理想線性穩(wěn)壓器相比，本文提出的設(shè)計(jì)在2.5 mW 至48 mW 的寬輸出功率范圍內(nèi)能提供更高的效率；但是，由于靜態(tài)控制功率不與開(kāi)關(guān)頻率成比例，所以當(dāng)負(fù)載功率降低時(shí)，控制功率損耗部分占主導(dǎo)地位，從而導(dǎo)致整體效率降低。還可從圖6(a)～(d)看到，當(dāng)可調(diào)負(fù)載電壓設(shè)置為從3.2 V～2.8 V 時(shí)，效率下降的增加變小，因?yàn)榈装咫娙莸碾妷翰▌?dòng)降低，如式(10)所示，而且傳導(dǎo)損耗比底板電容損耗更重要。

圖7 所示為負(fù)載電流IL從1 mA 變化到10 mA和從10 mA 變化到1 mA 時(shí)，4 種不同負(fù)載電壓(3.2 V，3.0 V，2.8 V 和2.6 V)下的瞬態(tài)響應(yīng)?？梢钥吹?，當(dāng)負(fù)載電壓調(diào)節(jié)在3.2 V 時(shí)，負(fù)載電流從10 mA過(guò)渡到1 mA 時(shí)，出現(xiàn)最壞情形的瞬態(tài)響應(yīng)，恢復(fù)時(shí)間約為2 μs，同時(shí)負(fù)載電流在10 mA(1 mA)和1 mA(10 mA)之間變化的平均響應(yīng)時(shí)間小于1.5 μs；同時(shí)從圖7(d)可看到，當(dāng)將1 mA 負(fù)載電流輸出給2.6 V 負(fù)載電壓時(shí)，出現(xiàn)最壞情形的峰-峰值輸出紋波電壓，當(dāng)在負(fù)載上加入400 pF 的輸出緩沖電容時(shí)，它約為150 mV，是負(fù)載電壓VL＝2.6 V 的5.7%。

圖7 負(fù)載電壓VL 隨負(fù)載電流IL 的瞬態(tài)響應(yīng)(溫度25 ℃)

圖8 所示為當(dāng)所提出的設(shè)計(jì)在4 種不同的輸出負(fù)載電壓(3.2 V，3.0 V，2.8 V 和2.6 V)下提供10 mA 負(fù)載電流時(shí)，輸出負(fù)載電壓VL和效率隨工藝-電壓-溫度(PVT)變化而變化的情況，結(jié)果是在不同溫度下進(jìn)行100 個(gè)瞬態(tài)蒙特卡洛(Monte Carlo，MC)仿真，然后取平均值得到。

圖8 負(fù)載電壓VL 和效率隨PVT 的變化關(guān)系

由于所提出的設(shè)計(jì)調(diào)節(jié)其負(fù)載電壓VL，直至圖4 中減小的負(fù)載電壓(Vx(t))等于帶隙電壓基準(zhǔn)的參考電壓VREF1，所以VL可以視為增大的參考電壓。由于帶隙電壓基準(zhǔn)的參考電壓關(guān)于溫度呈拋物線形狀，因此可以看到，圖8 中的每個(gè)平均負(fù)載電壓VL關(guān)于溫度也呈拋物線形狀；還可看到，當(dāng)提供3.2 V 負(fù)載電壓和10 mA 負(fù)載電流時(shí)，負(fù)載電壓和效率變化的程度迅速增大。因?yàn)楫?dāng)負(fù)載電壓VL增加時(shí)，ΔVL降低了要求更高的開(kāi)關(guān)頻率fsw來(lái)提供相同的負(fù)載電流(IL＝10 mA)，如式(9)所示。此外，由于從VCO 產(chǎn)生的最大頻率隨溫度升高而減小，當(dāng)相同的VVCO(t)電壓作用于VCO 的輸入時(shí)，圖8(a)中的平均負(fù)載電壓(此時(shí)VL＝3.2 V)的形狀呈現(xiàn)略微不同的拋物線形狀。也就是說(shuō)，當(dāng)溫度為25 ℃時(shí)，出現(xiàn)峰值負(fù)載電壓，而且從該點(diǎn)開(kāi)始，平均負(fù)載電壓比圖8(b)和圖8(c)中的其他負(fù)載電壓下降得更快。這意味著當(dāng)溫度在25 ℃左右時(shí)，VCO 產(chǎn)生的開(kāi)關(guān)頻率fsw達(dá)到其最大值fsw(MAX)。由于傳導(dǎo)損耗的增加，平均效率隨溫度的升高而下降得更快。最壞情形百分比變化出現(xiàn)在100 ℃時(shí)提供2.6 V 的負(fù)載電壓，平均負(fù)載電壓的百分比變化大約為0.68%，平均效率的百分比變化約為2.47%；所以仿真結(jié)果表明，提出的設(shè)計(jì)在PVT 變化的情況下，負(fù)載調(diào)節(jié)和效率是魯棒的。

5 結(jié)論

本文提出了一種新的全集成片上SC DC-DC 變換器來(lái)實(shí)現(xiàn)高負(fù)載電流驅(qū)動(dòng)能力的可調(diào)節(jié)穩(wěn)壓電源，它支持從2.6 V～3.2 V 的可調(diào)節(jié)穩(wěn)壓輸出，而輸入電源電壓為5 V；所提出的設(shè)計(jì)采用MOS 電容作為飛跨電容和負(fù)載電容，以最大限度地提高功率密度；此外，采用大范圍的PFM 技術(shù)和補(bǔ)償兩級(jí)OTA及餓電流VCO 進(jìn)行調(diào)節(jié)，所以僅采用900 pF 的飛跨電容就可提供高達(dá)15mA 的高負(fù)載電流；由于變換器獨(dú)特的結(jié)構(gòu)，故其效率對(duì)于增大的底板電容比(α)的敏感度比傳統(tǒng)的2-1 拓?fù)涞?.8 倍；在3.2 V的負(fù)載電壓下提供8 mA 負(fù)載電流時(shí)，可獲得75%的峰值效率。在2.5 mW～48 mW 的大范圍輸出功率內(nèi)，比理想的線性穩(wěn)壓器具有更好的效率；18 相交織技術(shù)使得最壞情形下的輸出電壓紋波小于負(fù)載電壓的5.7%。