一種線性化軌對軌調(diào)節(jié)壓控振蕩器設(shè)計

王瑞，馮全源，程簡

西南交通大學 微電子研究所，四川 成都 611756

與傳統(tǒng)電感電容（inductance capacitance, LC）振蕩器相比，互補金屬氧化物半導(dǎo)體（complementary metal oxide semiconductor, CMOS）工藝的壓控振蕩器（voltage controlled oscillator, VCO）具有易集成、低功耗、低成本等優(yōu)點，被應(yīng)用于各種鎖相環(huán)射頻集成電路中[1-4]。作為鎖相環(huán)系統(tǒng)的關(guān)鍵模塊，VCO的頻率范圍、調(diào)諧增益、調(diào)諧線性度對系統(tǒng)的性能至關(guān)重要[5]。為了擴大VCO 的頻率范圍，傳統(tǒng)的方法通過增大調(diào)諧增益來實現(xiàn)，但是調(diào)諧增益的增大會導(dǎo)致VCO 對控制線噪聲的抗干擾能力減弱[6-8]。同時為了提高鎖相環(huán)系統(tǒng)的穩(wěn)定性，已有的提高VCO 調(diào)諧線性度的方法往往需要犧牲振蕩幅度，而這也會惡化振蕩器的抗干擾能力，并且輸入范圍也很小[9-11]。因此，針對上述問題，本文設(shè)計了一種能實現(xiàn)線性化軌對軌頻率調(diào)節(jié)的CMOS 壓控振蕩器，通過增大控制電壓范圍擴大頻率范圍，避免了提高調(diào)諧增益，同時沒有額外振幅的犧牲，極大地提高了振蕩器對外部噪聲的抗干擾能力以及系統(tǒng)的穩(wěn)定性。另外，考慮到需要振蕩器輸出信號邊沿信息的鎖相環(huán)應(yīng)用，提出了一種緩沖器電路對輸出波形進行優(yōu)化，使其能夠適用于各種鎖相環(huán)系統(tǒng)。

1 傳統(tǒng)VCO 設(shè)計原理

傳統(tǒng)軌對軌電流饑渴型VCO 的延遲單元如圖1 所示，并由奇數(shù)級延遲單元構(gòu)成VCO 振蕩環(huán)路[12]。MN1 和MP1 構(gòu)成了基本反向器延遲單元，MN2~MN5 以及MP2~MP3 將軌到軌控制電壓Vcrtl轉(zhuǎn)化為控制電流Icrtl來控制振蕩器頻率。

圖1 傳統(tǒng)VCO 原理

但這種結(jié)構(gòu)的調(diào)諧線性度比較差，降低了鎖相環(huán)系統(tǒng)穩(wěn)定性；由于振蕩頻率和電流呈線性關(guān)系[13]，雖然可以通過源極負反饋電阻改善電壓對電流的線性轉(zhuǎn)化，從而提高VCO 調(diào)諧線性度，但源極負反饋電阻的存在降低了振蕩幅度，抗噪聲干擾能力減弱；單端的反相器結(jié)構(gòu)不利于共模噪聲的抑制，也限制了多相位輸出；只對放電電流進行控制而缺少對充電電流的控制導(dǎo)致充放電速度的不一致引起輸出波形的不對稱，使器件噪聲對相位噪聲的貢獻加大[14]。

對此，本文利用了振蕩頻率與充放電電流的線性優(yōu)點，設(shè)計了電壓對電流轉(zhuǎn)化電路，在不犧牲振幅的前提下實現(xiàn)了電壓對頻率的軌對軌線性調(diào)節(jié)；通過電流鏡同時控制延遲單元充放電速度，提高波形對稱性；延遲單元利用交叉耦合正反饋構(gòu)建，既能提高充放電速度，又能形成偽差分結(jié)構(gòu)，抑制共模噪聲。

2 線性軌對軌壓控振蕩器電路設(shè)計

2.1 軌對軌電壓轉(zhuǎn)電流電路設(shè)計

本文設(shè)計的線性軌對軌電壓轉(zhuǎn)電流電路如圖2 所示，利用工作在線性區(qū)的MN1 和MP1 將控制電壓線性轉(zhuǎn)化為電流。

圖2 電壓轉(zhuǎn)電流電路原理

為了保證在軌到軌控制電壓變化范圍內(nèi)輸入管都工作在深度線性區(qū)，通過由R1、R2和R4、R5組成的分壓網(wǎng)絡(luò)降低輸入到MN1 和MP1 的VX、VY電壓范圍，VX、VY分別由下式?jīng)Q定：

MN1 和MP1 電流再利用自偏置的共源共柵電流鏡復(fù)制相減得到Icrtl的表達式為

式中k為電阻分壓比例。共源共柵結(jié)構(gòu)能夠有效抑制溝道調(diào)制效應(yīng)的影響，提高電流復(fù)制精度。

由于深線性區(qū)跨導(dǎo)gmP1和gmN1對柵壓變化不敏感，并且隨控制電壓呈相反的變化趨勢，等效跨導(dǎo)Gm對控制電壓的靈敏度進一步降低，因此可以實現(xiàn)控制電壓Vcrtl與電流Icrtl的高度線性轉(zhuǎn)化，轉(zhuǎn)化增益為

通過分壓比例k調(diào)節(jié)等效跨導(dǎo)進而控制調(diào)諧增益。Icrtl再通過電流鏡為振蕩器模塊提供尾電流進而實現(xiàn)對振蕩器頻率的線性調(diào)節(jié)，避免了振蕩幅度的降低。

2.2 電流饑渴型振蕩電路設(shè)計

基于偽差分延遲單元構(gòu)成的環(huán)形振蕩器原理如圖3 所示。采用了4 級偽差分延遲單元，以提供8 個相位包括4 對互補以及正交的輸出振蕩信號，滿足多相位輸出需求。

圖3 電流饑渴型偽差分振蕩器原理

用了4 級偽差分延遲單元共用尾電流源，由于在振蕩過程中MN8 和MP7 漏端電壓變化很小，使得MN8 和MP7 始終保持飽和狀態(tài)，避免分立的尾電流源在線性和飽和狀態(tài)切換導(dǎo)致振蕩頻率降低，同時由于電流復(fù)制比例幾乎不發(fā)生變化，提高了調(diào)諧線性度。

而MN8 和MP7 是一系列開關(guān)信號控制的鏡像管的等效結(jié)果，其個數(shù)決定了與Icrtl的復(fù)制比例，個數(shù)越多，充放電電流越大，整體振蕩頻率越大。在寬調(diào)諧范圍應(yīng)用中，結(jié)合自動頻率校準技術(shù)控制開關(guān)控制信號改變電流鏡像比例就能夠?qū)崿F(xiàn)頻率的分段調(diào)節(jié)，從而提高VCO 的頻率調(diào)諧范圍。

采用的偽差分延遲單元結(jié)構(gòu)如圖4 所示，MN1、MP1 和MN2、MP2 構(gòu)成基本的反向器結(jié)構(gòu)。通過MN3、MN4 和MP3、MP4 構(gòu)成的交叉耦合對實現(xiàn)了偽差分，同時由于正反饋的存在加快了波形上升下降速度，減小了在上升下降過程中器件噪聲對相位噪聲的貢獻[15]。

對于N級反相器構(gòu)成的電流饑渴型壓控振蕩器，振蕩頻率近似由下式?jīng)Q定：

式中τ為每級的傳輸延時，振蕩頻率正比于充放電電流。將式（1）帶入式（2）并對控制電壓求導(dǎo)得到調(diào)諧增益公式為

等效跨導(dǎo)幾乎不隨控電壓改變，因此調(diào)諧增益具有很好的穩(wěn)定性，調(diào)諧線性度高。

2.3 緩沖器電路設(shè)計

在鎖相環(huán)應(yīng)用中，VCO 之后的分頻器以及鑒頻鑒相器等數(shù)字模塊通常需要VCO 振蕩信號的邊沿信息。為了獲得軌到軌振蕩幅度的方波信號，設(shè)計了如圖5 所示的緩沖器電路。第1 級采用二極管接法負載的全差分以減小密勒電容對前級振蕩器的頻率的影響，同時提供一定共模抑制；第2 級進一步抑制共模輸出；最后1 級提供更加陡峭的邊沿，便于后續(xù)信號傳輸處理。

3 電路仿真結(jié)果

基于SMIC 0.18 μm CMOS 工藝在Cadence Spectre 仿真平臺對電路進行了仿真驗證。電源電壓1.8 V，仿真得到等效跨導(dǎo)隨控制電壓變化的結(jié)果如圖6 所示，等效跨導(dǎo)幾乎不隨電壓變化。最終得到的控制電流Icrtl與控制電壓Vcrtl關(guān)系如圖7。由于幾乎恒定的等效跨導(dǎo)，Icrtl與Vcrtl在軌對軌范圍內(nèi)都具有很好的線性。

圖7 Icrtl 隨Vcrtl 變化仿真結(jié)果

當圖3 所示的電流鏡像比例取6 時，得到壓控振蕩器的頻率調(diào)諧曲線如圖8，振蕩頻率在控制電壓0~1.8 V 的軌到軌變化范圍內(nèi)都具有很好的調(diào)諧線性度，頻率范圍從0.89~1.22 GHz，調(diào)諧增益為183 MHz/V，符合實際鎖相環(huán)應(yīng)用的需求。

圖8 調(diào)諧特性曲線

圖9 顯示了控制電壓0.9 V、中心振蕩頻率1.06 GHz 時的相位噪聲功率譜。在振蕩器功耗僅有227.8 μW 的前提下1 MHz 頻偏處內(nèi)部相位噪聲-72 dBc/Hz，噪聲性能良好。對于電流饑渴型壓控振蕩器，內(nèi)部相位噪聲主要來自尾電流管的閃爍噪聲，減小閃爍噪聲往往需要在同等充放電電流條件下犧牲面積，而本文主要考慮通過避免調(diào)諧增益增大來提高對控制線噪聲抗干擾能力。

圖9 相位噪聲仿真結(jié)果

緩沖器輸出振蕩波形如圖10 所示，輸出振幅達到了軌對軌，邊沿非常陡峭，輸出占空比接近50%。

圖10 輸出振蕩波形

表1 列舉了本文與其他文獻的性能比較，在更低的功耗下實現(xiàn)了軌到軌的線性調(diào)節(jié)。

表1 性能參數(shù)對比

4 結(jié)論

1）提出了一種新型壓控振蕩器結(jié)構(gòu)，實現(xiàn)了0~1.8 V 控制電壓對振蕩頻率的軌對軌調(diào)節(jié)，頻率調(diào)諧范圍達到0.89~1.22 GHz，調(diào)諧增益為183 MHz/V，對控制線噪聲抗干擾能力強。

2）調(diào)諧線性度高，提高了鎖相環(huán)系統(tǒng)穩(wěn)定性。

3）緩沖器優(yōu)化后的輸出振蕩波形接近于方波。

4）采用標準SMIC 0.18 μm CMOS 工藝設(shè)計，便于集成，功耗僅有227.8 μW，整體性能良好，適用于各種鎖相環(huán)系統(tǒng)中。未來工作將主要探究內(nèi)部噪聲的優(yōu)化方案。