絕緣柵雙極型晶體管驅(qū)動(dòng)單元建模與仿真分析

李敏 劉志強(qiáng) 潘彥全

（中國(guó)第一汽車(chē)股份有限公司研發(fā)總院，長(zhǎng)春 130013）

1 前言

功率單元將電池的直流電轉(zhuǎn)換為驅(qū)動(dòng)電機(jī)運(yùn)轉(zhuǎn)所需的交流電，是電動(dòng)汽車(chē)功率調(diào)節(jié)的核心部件，其工作由驅(qū)動(dòng)單元控制，驅(qū)動(dòng)單元功能的準(zhǔn)確性將直接影響整車(chē)性能和行駛安全性。

驅(qū)動(dòng)芯片是驅(qū)動(dòng)單元電路的核心器件，為在驅(qū)動(dòng)單元設(shè)計(jì)初期進(jìn)行仿真，需要針對(duì)驅(qū)動(dòng)芯片進(jìn)行芯片邏輯與時(shí)序及功能的建模。目前，國(guó)內(nèi)外整車(chē)制造商在驅(qū)動(dòng)單元建模時(shí)，普遍采用驅(qū)動(dòng)芯片制造商提供的芯片簡(jiǎn)化模型，簡(jiǎn)化模型通常存在功能不完整或無(wú)法反映芯片瞬態(tài)特性的問(wèn)題。芯片制造商為保護(hù)知識(shí)產(chǎn)權(quán)也可能不提供芯片模型，如電動(dòng)汽車(chē)電驅(qū)動(dòng)系統(tǒng)用驅(qū)動(dòng)芯片[1]。

本文以英飛凌1ED020I12FA2[2]芯片為例，從驅(qū)動(dòng)芯片及其外圍電路建模方面研究適用于驅(qū)動(dòng)芯片的建模仿真方法，并進(jìn)行測(cè)試驗(yàn)證。

2 驅(qū)動(dòng)芯片建模

2.1 驅(qū)動(dòng)芯片的主要功能

1ED020I12FA2 是一款增強(qiáng)型柵極驅(qū)動(dòng)器，既可用于驅(qū)動(dòng)絕緣柵雙極型晶體管（Insulated Gate Bipolar Transistor，IGBT），也可用于驅(qū)動(dòng)金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管（Metal Oxide Semiconductor Field Effect Transistor，MOSFET）。1ED020I12FA2具備以下功能：雙電源供電；2 A軌到軌輸出；退飽和檢測(cè)；有源米勒鉗位；無(wú)磁芯變壓器高低壓隔離；電源狀態(tài)監(jiān)控，即欠壓鎖定（Under Voltage-Lockout，UVLO）。

1ED020I12FA2驅(qū)動(dòng)芯片設(shè)計(jì)原理如圖1所示。

圖1 1ED020I12FA2驅(qū)動(dòng)芯片設(shè)計(jì)原理

2.2 驅(qū)動(dòng)芯片的邏輯與時(shí)序

1ED020I12FA2 芯片主要功能與其輸入、輸出時(shí)序關(guān)系[1]如圖2所示。

圖2 1ED020I12FA2工作時(shí)序

圖2 a 中，當(dāng)輸入脈沖寬度調(diào)制（Pulse Width Modulation，PWM）信號(hào)只有正輸入IN+時(shí)，負(fù)輸入IN-為低電平，芯片的輸出信號(hào)與輸入信號(hào)IN+保持一致，當(dāng)復(fù)位（/RST）引腳輸入低電平時(shí)，芯片輸出低電平。當(dāng)輸入PWM 信號(hào)為IN+和IN-時(shí)，芯片輸出邏輯主要由IN+信號(hào)決定，但當(dāng)IN-出現(xiàn)高電平時(shí)，芯片將強(qiáng)制輸出低電平。

圖2b 中，TPDON為開(kāi)通延遲時(shí)間，TPDOFF為關(guān)斷延遲時(shí)間，TDESATfilter為退飽和保護(hù)時(shí)間常數(shù)，TDESATOUT為退飽和保護(hù)時(shí)間，TDESATleb為最初的消隱時(shí)間，TDESATFLT為退飽和保護(hù)觸發(fā)時(shí)間，TRSTmin為最小復(fù)位時(shí)間，blanking time 為消隱時(shí)間。由圖2b 可知，在不考慮輸入、輸出信號(hào)間延遲的情況下：當(dāng)芯片的退飽和保護(hù)（Desaturation，DESAT）引腳電壓VDESAT達(dá)到9 V時(shí)，將觸發(fā)驅(qū)動(dòng)芯片的退飽和保護(hù)功能，芯片的輸出管腳OUT 被強(qiáng)制拉低，同時(shí)，芯片的故障（/FLT）引腳輸出低電平，上報(bào)IGBT 故障；當(dāng)/RST 引腳輸入低電平時(shí)，/FLT 清除，芯片輸出恢復(fù)圖2a 所示的時(shí)序邏輯。

圖2c 中，當(dāng)芯片原邊電源（VCC1）電壓幅值低于欠壓鎖定閾值1（VUVLOL1）時(shí)，芯片輸出鎖止，OUT引腳輸出低電平，同時(shí)預(yù)警（RDY）引腳輸出低電平，上報(bào)RDY故障；當(dāng)電源VCC1電壓幅值高于欠壓鎖定恢復(fù)閾值1（VUVLOH1）時(shí)，RDY 故障清除，OUT 引腳輸出恢復(fù)圖2a 所示的時(shí)序邏輯。當(dāng)芯片副邊電源（VCC2）電壓幅值低于欠壓鎖定閾值2（VUVLOL2）時(shí)，芯片輸出鎖止，OUT 引腳輸出低電平，同時(shí)RDY 引腳輸出低電平，上報(bào)RDY故障；當(dāng)電源VCC2電壓幅值高于欠壓鎖定恢復(fù)閾值2（VUVLOH2）時(shí)，RDY 故障清除，OUT 引腳輸出恢復(fù)圖2a時(shí)序邏輯。除以上翻轉(zhuǎn)狀態(tài)外，電源電壓的幅值還影響芯片輸入、輸出脈沖信號(hào)的幅值。

綜合上述分析可以看出，/RST 在處理信號(hào)邏輯時(shí)具有最高優(yōu)先級(jí)，一旦觸發(fā)/RST，芯片輸出將一直處于鎖止?fàn)顟B(tài)，即輸出低電平，直至/RST 信號(hào)清除。根據(jù)以上分析，為簡(jiǎn)化描述，進(jìn)行以下定義：

a. 將DESAT 引腳電壓幅值低于9 V 定義為1，DESAT引腳電壓幅值高于9 V定義為0；

b.將電源VCC1 電壓幅值高于VUVLOH1定義為1，電源VCC1電壓幅值低于VUVLOL1定義為0；

c. 將電源VCC2 電壓幅值高于VUVLOH2定義為1，電源VCC2電壓幅值低于VUVLOL2定義為0。

由此可得1ED020I12FA2 芯片的基本功能邏輯真值表和保護(hù)功能邏輯真值表，如表1和表2所示。

表1 1ED020I12FA2芯片基本功能邏輯真值表

表2 1ED020I12FA2芯片保護(hù)功能邏輯真值表

為使芯片工作邏輯更為簡(jiǎn)化，在一般應(yīng)用中采用將IN-信號(hào)直接接入低電平的電路連接方式，由電源VCC1電壓幅值決定芯片輸入IN+的電平。

2.3 驅(qū)動(dòng)芯片建模與仿真

基于以上針對(duì)1ED020I12FA2 芯片的功能分析，利用Saber 軟件的StateAMS 工具，搭建1ED020I12FA2 芯片的行為級(jí)仿真模型[3-4]，如圖3 所示。在不清楚芯片內(nèi)部電路結(jié)構(gòu)的情況下，根據(jù)芯片的輸入、輸出關(guān)系，對(duì)芯片的動(dòng)作進(jìn)行行為級(jí)[2,5-6]描述，使其能夠用于驅(qū)動(dòng)單元的建模仿真，為驅(qū)動(dòng)單元的各項(xiàng)功能仿真驗(yàn)證提供基礎(chǔ)。

圖3 1ED020I12FA2芯片行為級(jí)模型

根據(jù)數(shù)據(jù)手冊(cè)中提供的典型應(yīng)用電路，搭建芯片的應(yīng)用電路模型并仿真，輸出波形如圖4 所示。由圖4 可以看出，前15 μs 模擬1ED020I12FA2 芯片原邊5 V電源欠壓，前35 μs模擬1ED020I12FA2芯片副邊15 V 電源欠壓，在第54.5 μs 時(shí)觸發(fā)1ED020I12 FA2 芯片退飽和保護(hù)功能，第100~105 μs 芯片復(fù)位后，1ED020I12FA2芯片輸出恢復(fù)正常，直到第122 μs時(shí)1ED020I12FA2芯片原邊5 V 電源再次欠壓，芯片輸出保持低電平。模型輸出波形與數(shù)據(jù)手冊(cè)中描述的時(shí)序邏輯相符。

圖4 1ED020I12FA2芯片仿真波形

3 驅(qū)動(dòng)單元建模

3.1 驅(qū)動(dòng)單元的主要功能

驅(qū)動(dòng)單元控制IGBT按照要求進(jìn)行動(dòng)作的同時(shí)，需對(duì)IGBT 進(jìn)行必要的保護(hù)，其主要功能包括[7]：

a. 電源變換功能。提供驅(qū)動(dòng)IGBT 開(kāi)關(guān)動(dòng)作所需的電壓及功率，同時(shí)具有信號(hào)處理所需的模擬電源與數(shù)字電源。主電源變換電路將12 V 電源變換為6 路+15 V/-8 V 電源用作驅(qū)動(dòng)芯片的副邊電源。

b.隔離及功率放大功能。通過(guò)1ED020I12FA2芯片對(duì)驅(qū)動(dòng)信號(hào)的高低壓實(shí)現(xiàn)隔離及功率放大。

c. 模擬量采樣及信號(hào)處理功能。采集功率模塊溫度、直流母線電壓等模擬量信號(hào)并處理。

d. IGBT 模塊保護(hù)功能。為IGBT 模塊提供過(guò)壓、過(guò)流、短路及過(guò)熱等保護(hù)功能。 利用1ED020I12FA2 芯片的DESAT 功能匹配適當(dāng)?shù)耐鈬娐穼?shí)現(xiàn)IGBT模塊的短路保護(hù)，短路保護(hù)響應(yīng)時(shí)間不超過(guò)5 μs。

3.2 驅(qū)動(dòng)單元建模與仿真

通過(guò)以上對(duì)驅(qū)動(dòng)單元功能的分析，本文基于Saber 軟件對(duì)驅(qū)動(dòng)單元的電源變換功能[8]、隔離與功率放大功能[6]和IGBT 模塊保護(hù)功能[9]進(jìn)行電路原理建模，如圖5 所示。驅(qū)動(dòng)單元中的核心驅(qū)動(dòng)芯片采用1ED020I12FA2芯片模型。

圖5 驅(qū)動(dòng)單元電路原理模型

在驅(qū)動(dòng)單元的仿真中，將仿真時(shí)間延長(zhǎng)至6 ms，仿真結(jié)果如圖6所示。其中前1 ms模擬了芯片副邊15 V 電源的建立過(guò)程，由于此時(shí)電源電壓幅值沒(méi)有達(dá)到VUVLOH2的限值，芯片輸出RDY信號(hào)，即使芯片原邊IN+引腳有脈沖輸入，其輸出仍為低電平；第1 ms后芯片副邊電源幅值達(dá)到15 V，芯片輸出邏輯電平與IN+輸入一致；第3 ms時(shí)觸發(fā)退飽和保護(hù)功能，此時(shí)距短路故障發(fā)生的時(shí)間為4 μs，芯片報(bào)/FLT 的同時(shí)，輸出關(guān)閉，即持續(xù)輸出低電平；直到第5 ms時(shí)發(fā)出復(fù)位信號(hào)，/FLT清除，芯片輸出邏輯電平與IN+輸入一致。該仿真結(jié)果與驅(qū)動(dòng)單元電路的設(shè)計(jì)意圖相符。

圖6 驅(qū)動(dòng)單元仿真波形

3.3 測(cè)試驗(yàn)證

為驗(yàn)證模型的正確性與有效性，對(duì)1ED020I12FA2型驅(qū)動(dòng)芯片的驅(qū)動(dòng)單元進(jìn)行了功能測(cè)試[10]，測(cè)試結(jié)果如圖7 所示，其中，Vge為IGBT 柵極驅(qū)動(dòng)信號(hào)，Ic為IGBT 集電極電流信號(hào)，Vce為IGBT 集電極與發(fā)射極間電壓信號(hào)。受限于測(cè)試環(huán)境，僅對(duì)部分重要功能邏輯進(jìn)行測(cè)試，測(cè)試結(jié)果符合設(shè)計(jì)預(yù)期。由圖7a可知，當(dāng)輸入信號(hào)只有正輸入IN+時(shí)，IN-為低電平，芯片的輸出信號(hào)與輸入信號(hào)IN+保持一致；由圖7b 可知，實(shí)際電路中短路故障發(fā)生后6 μs 觸發(fā)退飽和保護(hù)功能，不論芯片輸入IN+為何狀態(tài)，芯片輸出驅(qū)動(dòng)信號(hào)均為低電平。

圖7 基于1ED020I12FA2驅(qū)動(dòng)單元雙脈沖測(cè)試波形

4 結(jié)束語(yǔ)

本文基于Saber StateAMS 工具建立了1ED020I12FA2 型驅(qū)動(dòng)芯片行為級(jí)模型，仿真結(jié)果表明，該模型能夠準(zhǔn)確反映芯片的工作時(shí)序與邏輯，將芯片模型應(yīng)用于驅(qū)動(dòng)單元的電路原理仿真，仿真結(jié)果與驅(qū)動(dòng)單元電路的設(shè)計(jì)意圖相符，驗(yàn)證了驅(qū)動(dòng)單元電路設(shè)計(jì)的正確性。