面向未來運載火箭的新一代綜合電子平臺設計與研究

王苑瑾，張 雋,2，段 然,2，韓翔宇，柳 柱

面向未來運載火箭的新一代綜合電子平臺設計與研究

王苑瑾1，張 雋1,2，段 然1,2，韓翔宇1，柳 柱1

（1. 北京航天自動控制研究所，北京，100854；2. 宇航智能控制技術國家重點實驗室，北京，100854）

為滿足運載火箭電氣系統(tǒng)中智能控制、任務遷移與恢復、大數(shù)據(jù)量實時通信等需求，對多核處理器與SoPC協(xié)同控制架構、接口模塊分類與設計、實時分區(qū)操作系統(tǒng)及雙通道星型冗余拓撲等關鍵技術進行研究，提出了一種基于實時分區(qū)操作系統(tǒng)的綜合電子平臺方案并進行工程實現(xiàn)。通過演示驗證試驗，對綜合電子平臺中的功能模塊、總線拓撲與通信、任務隔離、遷移與恢復等功能進行驗證。目前該方案已應用于運載火箭綜合電子產(chǎn)品中，為后續(xù)技術的深入研究與優(yōu)化奠定了基礎。

運載火箭；多核處理器與SoPC協(xié)同控制架構；接口模塊分類與設計；實時分區(qū)操作系統(tǒng)；綜合電子平臺

0 引 言

運載火箭電氣系統(tǒng)功能愈發(fā)復雜，對全系統(tǒng)資源優(yōu)化設計、自主智能化的需求愈發(fā)迫切[1]。相比于傳統(tǒng)運載火箭電氣系統(tǒng)，未來運載火箭電氣系統(tǒng)具有智能計算、任務遷移與恢復、大數(shù)據(jù)量高速通信、健康管理等功能需求[2]，對運載火箭電氣系統(tǒng)硬件與軟件架構、總線傳輸帶寬與拓撲等提出了更高要求，因此需要采用先進電氣設計理念對全系統(tǒng)軟硬件資源進行優(yōu)化設計。

綜合電子系統(tǒng)是目前國內(nèi)外航天電氣系統(tǒng)領域發(fā)展的趨勢，具有高度綜合化、標準化、模塊化等特點。綜合電子系統(tǒng)是一種基于高性能處理器的分布式實時計算系統(tǒng)，通過高速總線、標準接口實現(xiàn)傳感器、子系統(tǒng)等信息交互，實現(xiàn)功能高度集成、軟硬件資源共享，不僅縮小了軟硬件規(guī)模、提高系統(tǒng)可靠性與維修性，還提升了系統(tǒng)模塊化與標準化水平。

國外綜合電子系統(tǒng)發(fā)展迅速，NASA在2010年研制的Orion電子系統(tǒng)采用綜合電子架構，核心計算機與數(shù)據(jù)處理單元構成基本信息傳輸與處理設備，采用高速實時以太網(wǎng)實現(xiàn)數(shù)據(jù)交互。法國研制Avionics4000綜合電子系統(tǒng)，具有供配電、數(shù)據(jù)管理等功能[3]。歐空局下一代運載火箭計劃也提出了航天運載器綜合電子系統(tǒng)架構，將傳統(tǒng)電子設備抽象為一個模塊化的信息處理單元，多個模塊之間通過總線實現(xiàn)互聯(lián)，構成各個分系統(tǒng)[4]。

中國運載火箭的電氣系統(tǒng)普遍采用了主從式1553B總線的“慣性測量設備+計算機+各類控制器”分布式架構，以高可靠性要求為牽引，形成各具特點的冗余系統(tǒng)[5]。為了充分利用硬件資源，研究人員提出了系統(tǒng)集成和一體化設計的思想，但還未能實現(xiàn)系統(tǒng)集成設計[6]。

目前中國電氣系統(tǒng)總線協(xié)議兼容性、站點數(shù)、通信距離、傳輸速度等方面均無法滿足運載火箭大數(shù)據(jù)量實時傳輸需求[7]。處理器性能及架構也有待提高，以滿足運載火箭智能控制算法、實時分區(qū)操作系統(tǒng)、任務遷移與恢復等功能需求?？刂葡到y(tǒng)軟件無操作系統(tǒng)或采用基于優(yōu)先級的搶占式實時操作系統(tǒng)，內(nèi)存均為靜態(tài)分配，軟件系統(tǒng)安全性、可靠性較差[8]。

借鑒國外綜合電子系統(tǒng)的設計思路，并針對未來運載火箭電氣系統(tǒng)需求進行研究與分析，本文提出了一種基于實時分區(qū)操作系統(tǒng)的綜合電子平臺方案并進行工程實現(xiàn)。對多核處理器與可編程片上系統(tǒng)（System-on-a-Programmable-Chip，SoPC）協(xié)同控制架構、接口模塊分類與設計、實時分區(qū)操作系統(tǒng)、雙通道星型冗余高速總線拓撲等技術進行分析與研究。通過演示驗證試驗，驗證了綜合電子平臺的硬件模塊、總線拓撲與高速通信、任務隔離、遷移與恢復等功能性能指標，對運載火箭的綜合電子平臺進行了探索和實踐，為后續(xù)研究奠定了基礎。

1 綜合電子平臺架構設計

1.1 綜合電子平臺功能分析

為滿足運載火箭智能化、系統(tǒng)化、模塊化要求，對電氣系統(tǒng)應用需求、功能性能指標進行歸類分析，優(yōu)化硬件軟件資源配置，實現(xiàn)具有標準化接口的綜合電子系統(tǒng)。對系統(tǒng)中各功能項進行統(tǒng)計與分析，并轉換為各個硬件與軟件需求，如表1所示。

表1 功能項及需求

Tab.1 Function items and requirements

功能項硬件軟件需求功能模塊 慣組數(shù)據(jù)處理處理器與FPGA資源信息處理模塊 智能控制算法處理器與FPGA資源信息處理模塊 衛(wèi)星導航算法處理器與FPGA資源信息處理模塊 高速數(shù)據(jù)通信FPGA資源、總線協(xié)議與拓撲接口模塊 遙測數(shù)據(jù)處理處理器與FPGA資源信息處理模塊 傳感器數(shù)據(jù)處理處理器與FPGA資源信息處理模塊 時序輸出及測試FPGA資源、控制及測試資源接口模塊 模擬量測試FPGA資源、控制及測試資源接口模塊 供配電及測試FPGA資源、控制及測試資源接口模塊 故障隔離與重構處理器資源及分區(qū)操作系統(tǒng)信息處理模塊

1.2 綜合電子平臺硬件方案

對表1進行分析，將控制系統(tǒng)應用需求映射至硬件功能模塊，同時考慮最優(yōu)化的軟硬件資源配置，本文所述綜合電子平臺設計兩類模塊，即信息處理模塊及接口模塊，其中接口模塊根據(jù)功能分為數(shù)字配電接口模塊、數(shù)據(jù)交互接口模塊、時序接口模塊。綜合電子平臺模塊組成如圖1所示。

圖1 綜合電子平臺模塊組成

綜合電子平臺中各模塊的主要功能包括如下4個方面：

a）3個信息處理模塊對應處理器與FPGA資源，可以實現(xiàn)分區(qū)操作系統(tǒng)、數(shù)據(jù)處理、智能控制算法、衛(wèi)星導航算法、故障隔離與重構、高速數(shù)據(jù)通信等功能；

b）數(shù)字配電接口模塊對應FPGA資源、控制及測試硬件資源，實現(xiàn)配電指令解析，完成對各功能模塊、系統(tǒng)內(nèi)其他設備配電功能；

c）數(shù)據(jù)交互接口模塊對應FPGA資源，實現(xiàn)數(shù)據(jù)轉發(fā)功能，保證各個功能模塊之間、模塊與外部設備之間的高速通信功能；

d）時序接口模塊對應FPGA資源、控制及測試硬件資源，實現(xiàn)時序指令接收與解析，完成控制與回采測試功能。

為了滿足數(shù)據(jù)高速傳輸及高可靠性的設計要求，平臺采用雙通道星型冗余總線拓撲，以數(shù)據(jù)交互接口為冗余交換機的節(jié)點，以信息處理模塊、時序接口模塊、地面控制器等為端節(jié)點，用以實現(xiàn)模塊之間、綜合電子系統(tǒng)與地面控制器之間的高速通信功能。綜合電子平臺硬件架構如圖2所示。

圖2 綜合電子平臺硬件架構

2 綜合電子平臺關鍵技術

2.1 基于信息處理模塊的協(xié)同控制架構

信息處理模塊是綜合電子系統(tǒng)的核心控制模塊，采用具有內(nèi)存管理單元（Memory Management Unit，MMU）的多核高性能處理器與SoPC以滿足控制算法、分區(qū)操作系統(tǒng)及高速總線協(xié)議所需硬件資源。

2.1.1 信息處理模塊方案設計

本文設計的信息處理模塊由3組控制單元組成，每個控制單元實現(xiàn)了信息處理、存儲及監(jiān)測、電壓轉換及接口功能，如圖3所示。

圖3 控制單元功能

各個功能具體實現(xiàn)方式如下所述：

a）信息處理功能，采用具有MMU的對稱多核架構處理器（主頻可達1 GHz），實現(xiàn)任務隔離遷移與重構、智能控制算法等。SoPC處理器實現(xiàn)高速實時以太網(wǎng)協(xié)議、網(wǎng)絡通信調(diào)度管理、時間同步算法等功能。處理器與SoPC之間支持Rapid IO接口，可實現(xiàn)數(shù)據(jù)高速交互。

b）存儲及監(jiān)測功能，采用DDR3存儲器，滿足處理器與SoPC數(shù)據(jù)、圖像等信息存儲功能；通過溫度傳感器與電壓采集模塊，對高功耗芯片的工作溫度與電壓進行實時監(jiān)測。

c）電壓轉換功能，通過DC-DC方式對數(shù)字配電模塊的輸出電壓進行采集整形濾波及電壓轉換，為模塊內(nèi)各功能單元提供工作電壓；

d）接口功能，設計緊急斷電等關鍵信號的開關量輸入接口、422通信接口及以太網(wǎng)通信接口等，以滿足與測發(fā)控系統(tǒng)、其他子系統(tǒng)之間通信功能。

2.1.2 多核處理器與SoPC協(xié)同控制架構

信息處理模塊采用多核處理器與SoPC協(xié)同控制架構，在多核處理器上設計實時分區(qū)操作系統(tǒng)，根據(jù)功能需求及故障管理策略進行分區(qū)設計，實現(xiàn)多任務并行計算、故障隔離與遷移等功能。在考慮硬件資源開銷等因素的前提下，從功能需求角度進行分類，設計若干個應用程序。由于應用程序功能是相對獨立的，可根據(jù)應用程序數(shù)量確定分區(qū)數(shù)量，從而保證每個應用程序可以在指定分區(qū)中運行。根據(jù)應用程序劃分個分區(qū)（1，…，P），每個分區(qū)執(zhí)行的任務數(shù)為（1，…，M），操作系統(tǒng)會根據(jù)處理器工作狀態(tài)及任務優(yōu)先級，將任務分配至不同的處理器核，每個核上運行任務總數(shù)為Core1，…，Corej，完成的任務總數(shù)為total：

同時設計一個備份分區(qū)實現(xiàn)任務恢復功能，當某個任務對應分區(qū)故障時，操作系統(tǒng)會啟動備份分區(qū)，完成后續(xù)控制任務。

SoPC芯片實現(xiàn)以太網(wǎng)通信協(xié)議棧、時鐘同步算法、通信調(diào)度管理機制等功能。通過調(diào)度表方式，實現(xiàn)與用戶層軟件之間的接口。處理器通過Rapid 接口將控制參數(shù)發(fā)送至SoPC，SoPC中軟件將接收消息進行分類，按照預先設定通信時隙實現(xiàn)數(shù)據(jù)實時高速傳輸。

依托于高性能多核處理器與SoPC協(xié)同控制架構，將軟硬件資源配置最優(yōu)化，既提高了大數(shù)據(jù)量計算與處理速度、軟件安全性與可靠性，又滿足大數(shù)據(jù)量高帶寬實時傳輸?shù)囊蟆?/p>

2.2 接口模塊分類與設計

根據(jù)第1.1節(jié)所述，對功能需求進行梳理，將接口模塊根據(jù)功能分為數(shù)字配電接口模塊、數(shù)據(jù)交互接口模塊及時序接口模塊3類。

a）數(shù)字配電接口模塊。

數(shù)字配電接口模塊提供配電接口，將輸入1路一次母線轉換為6路二次母線。該模塊接收數(shù)據(jù)交互模塊發(fā)送的控制指令，并通過FPGA算法對控制指令進行解析與表決，完成對6路配電開關的控制，開關電路采取并聯(lián)冗余方式，提高接口模塊可靠性。

b）數(shù)據(jù)交互接口模塊。

數(shù)據(jù)交互接口模塊實現(xiàn)了綜合電子系統(tǒng)內(nèi)部各模塊間及與外部其他設備之間數(shù)據(jù)交互功能，可支持16個端節(jié)點之間相互通信。為了提高通信可靠性，采用2個FPGA及其對應接口電路實現(xiàn)支持A、B通道的雙冗余轉發(fā)機制。當端節(jié)點之間發(fā)送消息時，數(shù)據(jù)將會通過A、B通道被轉發(fā)，接收端節(jié)點根據(jù)消息校驗位對數(shù)據(jù)正確性進行判別，將冗余消息進行丟幀處理。

c）時序接口模塊。

時序接口模塊作為控制系統(tǒng)時序開關控制節(jié)點，對安全性要求較高。該模塊設計了3個FPGA芯片，基于FPGA芯片實現(xiàn)控制指令接收與解析、三取二判決及時序狀態(tài)回采功能。3個FPGA之間設計數(shù)據(jù)交互接口，如圖4所示?？刂屏鞒倘缦滤觯篴）FPGA1將從A通道接收控制指令，并根據(jù)校驗位判斷控制指令是否正確；b）若正確，則分別通過通道①③將控制指令轉發(fā)至FPGA2與FPGA3，同時FPGA3不轉發(fā)其通過通道B收到的控制指令3）若錯誤，則丟棄該控制指令，并通過通道①③將“健康診斷消息”發(fā)送至FPGA2與FPGA3；c）FPGA3收到該信息，則將由通道B收到的控制指令通過通道②③轉發(fā)至FPGA1與FPGA2。通過硬件冗余實現(xiàn)控制通路的冗余，防止一度故障時時序誤動作，很大程度上提高了安全性。

圖4 時序接口模塊硬件示意

2.3 實時分區(qū)操作系統(tǒng)設計

2.3.1 分區(qū)及任務綁定

分區(qū)操作系統(tǒng)是基于第2.1.2節(jié)所述多核處理器而實現(xiàn)，操作系統(tǒng)將不同分區(qū)對應內(nèi)存中不同物理地址，通過MMU實現(xiàn)虛擬地址和物理地址映射及保護，保證分區(qū)間的物理隔離性，為任務故障隔離奠定基礎。分區(qū)及任務綁定示意如圖5所示。

圖5 分區(qū)及任務綁定示意

操作系統(tǒng)為上層應用程序提供了分區(qū)創(chuàng)建、初始化、任務與分區(qū)綁定等接口。創(chuàng)建任務時，通過一個全局數(shù)組來實現(xiàn)任務與分區(qū)綁定。不同分區(qū)中的任務通過Bridge結構體訪問系統(tǒng)資源、調(diào)用系統(tǒng)函數(shù)，Bridge結構體中設計了系統(tǒng)函數(shù)接口、共享變量、自定義函數(shù)接口等，該方式提高了軟件系統(tǒng)的安全性和可靠性。

2.3.2 基于多核處理器的任務調(diào)度策略

本文所設計的操作系統(tǒng)采用內(nèi)存屏障、原子操作、自旋鎖3種同步互斥機制，協(xié)調(diào)多核間并行任務，避免共享變量與資源、內(nèi)核數(shù)據(jù)結構等遭到破壞，保證臨界區(qū)的互斥訪問及共享數(shù)據(jù)的可重入性，在確保系統(tǒng)正確性與完整性的前提下，提高計算效率。

基于全局隊列模型的任務優(yōu)先級搶占策略，操作系統(tǒng)會維護一個全局任務就緒隊列，所有就緒任務都進入該隊列等待。調(diào)度器根據(jù)處理器各個核工作狀態(tài)及任務優(yōu)先級，喚醒最高優(yōu)先級任務。基于軟件親和性原則，將喚醒任務優(yōu)先分配至它上一次運行的處理器核，減少任務在核間遷移開銷。全局隊列模型能有效解決多核系統(tǒng)負載平衡問題。

3 試驗方案設計

基于前文所述的綜合電子平臺架構，本章設計了演示驗證試驗方案，對綜合電子系統(tǒng)總線拓撲、模塊間高速通信、實時分區(qū)操作系統(tǒng)、故障隔離與恢復等功能進行驗證。

驗證平臺由信息處理模塊Ⅰ、Ⅱ、Ⅲ，數(shù)據(jù)交互接口模塊，時序接口模塊Ⅰ、Ⅱ、Ⅲ、Ⅳ，數(shù)字配電接口模塊組成，采用雙通道星型冗余拓撲架構。通過信息處理模塊模擬三冗余箭機、伺服控制器、慣組的功能，平臺實物如圖6所示。

圖6 綜合電子平臺實物

在本設計中，信息處理模塊Ⅰ、Ⅱ、Ⅲ中9個控制單元設置為端節(jié)點，選取3個時鐘精度較高的控制單元作為箭機1、2、3（SM0、SM1、SM2），并提供全網(wǎng)同步時鐘源，其他6個控制單元節(jié)點為被同步的端節(jié)點。時序接口模塊設置為被同步的端節(jié)點，數(shù)據(jù)交互接口模塊為中心交換節(jié)點，各個節(jié)點名稱及所屬硬件模塊如表2所示。

SM0、SM1、SM2發(fā)送本地時間同步幀至數(shù)據(jù)交互接口模塊，數(shù)據(jù)交互接口模塊獲取時鐘信息，經(jīng)過固化壓縮產(chǎn)生修正后的本地時鐘，并將修正后的同步幀以16 ms周期發(fā)送至端節(jié)點SM0～SM2，SC3～SC12，實現(xiàn)全網(wǎng)同步。根據(jù)功能模塊之間數(shù)據(jù)流，設計了16路虛鏈路，具體如表3所示。

表2 節(jié)點名稱及分配表

Tab.2 Types of node name and allocation

節(jié)點名稱網(wǎng)絡節(jié)點名稱所屬硬件模塊 箭機1SM0信息處理模塊Ⅰ 箭機2SM1信息處理模塊Ⅱ 箭機3SM2信息處理模塊Ⅲ 伺服控制器1SC3信息處理模塊Ⅰ 伺服控制器2SC4信息處理模塊Ⅱ 伺服控制器3SC5信息處理模塊Ⅲ 慣組1SC6信息處理模塊Ⅰ 慣組2SC7信息處理模塊Ⅱ 慣組3SC8信息處理模塊Ⅲ 時序接口模塊Ⅰ控制器SC9時序接口模塊Ⅰ 時序接口模塊Ⅱ控制器SC10時序接口模塊Ⅱ 時序接口模塊Ⅲ控制器SC11時序接口模塊Ⅲ 時序接口模塊Ⅳ控制器SC12時序接口模塊Ⅳ 交換機CM數(shù)據(jù)交互接口模塊

表3 網(wǎng)絡節(jié)點類型分配情況表

Tab.3 Types of network node

虛擬鏈路源端目的端意義 SN0SC3SM0、SM1、SM2伺服1→箭機1、2、3 SN 1SC4SM0、SM1、SM2伺服2→箭機1、2、3 SN 2SC5SM0、SM1、SM2伺服3→箭機1、2、3 SN 3SM0SC6、SC7、SC8箭機1→慣組1、2、3 SN 4SM1SC6、SC7、SC8箭機2→慣組1、2、3 SN 5SM2SC6、SC7、SC8箭機3→慣組1、2、3 SN 6SM0SC9、SC10、SC11、SC12箭機1→時序1、2、3、4 SN 7SM1SC9、SC10、SC11、SC12箭機2→時序1、2、3、4 SN 8SM2SC9、SC10、SC11、SC12箭機3→時序1、2、3、4 SN 9SC6SM0、SM1、SM2慣組1→箭機1、2、3 SN 10SC7SM0、SM1、SM2慣組2→箭機1、2、3 SN 11SC8SM0、SM1、SM2慣組3→箭機1、2、3 SN 12SC9SM0、SM1、SM2時序1→箭機1、2、3 SN 13SC10SM0、SM1、SM2時序2→箭機1、2、3 SN 14SC11SM0、SM1、SM2時序3→箭機1、2、3 SN 15SC12SM0、SM1、SM2時序4→箭機1、2、3

實時分區(qū)操作系統(tǒng)運行在箭機1、2、3處理器上，即SM0、SM1、SM2端節(jié)點中。根據(jù)應用程序功能，設計6個分區(qū)，每個分區(qū)上創(chuàng)建一個或多個任務，不同分區(qū)映射至不同內(nèi)存空間，實現(xiàn)物理隔離。針對分區(qū)1設計備份分區(qū)，備份分區(qū)會周期性更新并保存數(shù)據(jù)。當分區(qū)1出現(xiàn)故障時，立即對分區(qū)1進行隔離，并初始化與啟動備份分區(qū)運行，實現(xiàn)故障隔離與恢復，分區(qū)情況如表4所示。

表4 分區(qū)情況統(tǒng)計

Tab.4 Statistical of partition

分區(qū)號應用程序功能 分區(qū)1（P1）箭機接收慣組數(shù)據(jù)，并處理數(shù)據(jù) 分區(qū)2（P2）箭機實現(xiàn)控制算法，根據(jù)計算結果向時序接口模塊發(fā)送控制命令 分區(qū)3（P3）箭機接收伺服控制器消息，并處理數(shù)據(jù) 分區(qū)4（P4）箭機實現(xiàn)控制算法，根據(jù)計算結果向伺服控制器發(fā)送控制命令 分區(qū)5（P5）箭機接收時序回采結果，并處理數(shù)據(jù) 分區(qū)6（P6）同分區(qū)1任務（備份分區(qū)）

信息處理模塊中箭機1、2、3任務分區(qū)及通信方案如圖7所示。在多核處理器上，運行基于分區(qū)操作系統(tǒng)的任務，在SoPC上運行實時以太網(wǎng)通信協(xié)議。當任務需要發(fā)送消息時，處理器與SoPC進行數(shù)據(jù)交互，SoPC會根據(jù)消息幀頭信息，將消息進行分類，分類后的消息會進入對應的消息隊列。根據(jù)預先設定的調(diào)度表，SoPC根據(jù)不同消息類型時槽發(fā)送消息至數(shù)據(jù)交互接口模塊，由該模塊轉發(fā)至目的地址對應端節(jié)點。

當信息處理模塊接收數(shù)據(jù)交互模塊轉發(fā)的消息時，消息由SoPC接收，SoPC根據(jù)消息類型將消息分配至不同隊列，同時SoPC向處理器發(fā)送中斷，通知處理器讀取消息。

圖7 信息處理模塊分區(qū)與通信方案

4 試驗結果分析

根據(jù)上述試驗方案開展試驗，通過對總線消息進行監(jiān)測與記錄，針對典型數(shù)據(jù)進行統(tǒng)計，消息情況統(tǒng)計及任務遷移及恢復情況統(tǒng)計分別如表5與表6所示。表5中，以消息序號為2993、2996、2997、2998同步幀消息為例，根據(jù)時間戳計算，以16 ms為周期對全網(wǎng)進行時鐘同步，與設計值一致；序號為2671-2675、2978-2982、2991-2995的消息為SN6、SN7、SN8虛鏈路消息。由表5可以看出，當箭機連續(xù)向時序接口模塊Ⅰ、Ⅱ、Ⅲ、Ⅳ發(fā)送消息時，發(fā)送消息周期為8 ms，與設計值一致。由表5與表6可以看出，不同任務在預先分配的分區(qū)1～5運行，與表4中的設計值一致；由表6可以看出，在消息序號為2724的消息處，分區(qū)1出現(xiàn)故障，將分區(qū)1進行隔離，任務遷移至備份分區(qū)6，并正常運行，箭機能夠正常接收慣組數(shù)據(jù)，完成了任務遷移與恢復功能。

表5 消息情況統(tǒng)計

Tab.5 Statistical of messages

消息序號發(fā)送時間虛鏈路序號/幀類型消息描述分區(qū)情況 267134.415777SN6/類型1箭機1→時序1、2、3、4分區(qū)2 267234.423776SN6/類型1箭機1→時序1、2、3、4分區(qū)2 267334.431264無同步幀 267434.431777SN6/類型1箭機1→時序1、2、3、4分區(qū)2 267534.439750SN6/類型1箭機1→時序1、2、3、4分區(qū)2 …… 297838.095794SN8/類型1箭機3→時序1、2、3、4分區(qū)2 297938.103803SN8/類型1箭機3→時序1、2、3、4分區(qū)2 298038.111193無同步幀 298138.111794SN8/類型1箭機3→時序1、2、3、4分區(qū)2 298238.119739SN8/類型1箭機3→時序1、2、3、4分區(qū)2 …… 278535.871445SN0/類型1伺服1→箭機1、2、3分區(qū)3 ……

續(xù)表5

消息序號發(fā)送時間虛鏈路序號/幀類型消息描述分區(qū)情況 299138.239696SN7/類型1箭機2→時序1、2、3、4分區(qū)2 299238.247750SN7/類型1箭機2→時序1、2、3、4分區(qū)2 299338.255190無同步幀 299438.255751SN7/類型1箭機2→時序1、2、3、4分區(qū)2 299538.263750SN7/類型1箭機2→時序1、2、3、4分區(qū)2 299638.271188無同步幀 299738.287189無同步幀 299838.303189無同步幀 …… 300138.319931SN12/類型1時序1→箭機1、2、3分區(qū)5

表6 任務遷移及恢復情況統(tǒng)計

Tab.6 Statistical of task migration and recovery

消息序號發(fā)送時間虛鏈路序號/幀類型消息描述分區(qū)情況 270934.887912SN9/類型1慣組1→箭機1、2、3 分區(qū)1 271034.887913SN10/類型1慣組2→箭機1、2、3分區(qū)1 271134.888071SN11/類型1慣組3→箭機1、2、3分區(qū)1 …… 272335.023790SN5/類型1箭機2→伺服1、2、3分區(qū)4 272435.031913SN9/類型1慣組1→箭機1、2、3 分區(qū)6 272535.031914SN10/類型1慣組2→箭機1、2、3分區(qū)6 272635.032077SN11/類型1慣組3→箭機1、2、3分區(qū)6

5 結束語

本文對未來運載火箭電氣系統(tǒng)需求進行研究與分析，設計了一種雙通道星型冗余總線拓撲的綜合電子平臺，基于該平臺對多核處理器與SoPC協(xié)同控制架構、實時分區(qū)操作系統(tǒng)、接口模塊的分類與設計、高速通信等技術進行研究及工程實現(xiàn)。通過演示驗證試驗，模擬三冗余箭機、伺服控制器、慣組、配電、時序等功能，驗證了信息處理模塊及接口模塊、高速通信、總線拓撲、任務遷移與恢復等功能。對運載火箭綜合電子平臺進行了探索和實踐，為后續(xù)運載火箭綜合電子平臺的深入研究奠定了基礎。

[1] 柳嘉潤, 鞏慶海, 翟雯靖. 智能自主系統(tǒng)及其航天控制應用[J]. 飛控與探測, 2018, 1(1): 59-62.

LIU Jiarun, GONG Qinghai, ZHAI Wenjing. Intelligent autonomous system and its aeropace control applications[J]. Flight Control and Detection, 2018, 1(1): 59-62.

[2] 馬衛(wèi)華, 包為民, 禹春梅, 等. 關于“航天智能控制系統(tǒng)”的認識[J]. 航天控制, 2019, 37(5): 4-8.

MA Weihua, BAO Weimin, YU Chunmei, et al. Understanding of aerospace intelligent control system[J]. Aerospace Control, 2019, 37(5): 4-8.

[3] 郝燕艷, 潘瑞, 萬小磊. 基于TTEthernet的綜合電子系統(tǒng)通信網(wǎng)絡研究[J]. 航天器工程, 2013, 22(6): 86-91.

HAO Yanyan, PAN Rui, WAN Xiaolei. Research of integrated avioonics communication network based on TTEthernet[J]. Spacecraft Engneering, 2013, 22(6): 86-91.

[4] 劉偉偉, 程博文, 汪路元, 等. 一種分布式航天器綜合電子系統(tǒng)設計[J]. 航天器工程, 2016, 25(6): 86-93.

LIU Weiwei, CHENG Bowen, WANG Luyuan, et al. Design of distributed spacecraft avionics system[J]. Spacecraft Engneering, 2016, 25(6): 86-93.

[5] 宋征宇. 新一代運載火箭電氣系統(tǒng)體系架構的研究[J].載人航天, 2016, 22(3): 317-322.

SONG Zhengyu. Research on avionics system configuration of next generation launch vehicle[J]. Manned Spaceflight, 2016, 22(3): 317-322.

[6] 孫海峰, 劉俊陽, 程勝, 等. 面向下一代運載火箭的綜合電子系統(tǒng)集成技術[J].宇航學報, 2019, 40(3): 334-344.

SUN Haifeng, LIU Junyang, CHENG Sheng, et al. Integration technology of avionics for next-generation launch vehicle[J]. Journal of Astronautics, 2019, 40(3): 334-344.

[7] 宋征宇. 考慮成本效率的航天運輸系統(tǒng)研制[J]. 航天控制, 2015, 33(6): 3-11.

SONG Zhengyu. The study on the development of cost-effective launch vehicle[J]. Aerospace Control, 2015, 33(6): 3-11.

[8] 宋征宇. 嵌入式實時操作系統(tǒng)在運載火箭中的應用研究[J]. 航天控制, 2013, 31(3): 3-10.

SONG Zhengyu. The application study on embedded real-time operation system in launch vehicle[J]. Aerospace Control, 2013, 31(3): 3-10.

[9] 胡海峰, 宋征宇. 航天運載器飛行控制電子產(chǎn)品可靠性與成本分析[J]. 導彈與航天運載技術, 2018(6): 65-70.

HU Haifeng, SONG Zhengyu. Reliability and cost analysis of electronic products of flight control for aerospace vehicles[J]. Missiles and Space Vehicles, 2018(6): 65-70.

Design and Research of New Generation Integrated Electronic Platform for Future Launch Vehicle

WANG Yuanjin1, ZHANG Jun1,2, DUAN Ran1,2, HAN Xiangyu1, LIU Zhu1

(1. Beijing Aerospace Automatic Control Institute, Beijing, 100854;2. Science and Technology On Aerospace Intelligent Control Laboratory, Beijing, 100854)

In order to meet the requirements of intelligent control, task migration and recovery and real-time communication of large amounts of data for the launch vehicle electrical system, the key technologies of Multi-core CPU and SoPC collaborative control architecture, classification and design of interface modules, real-time partition operating system, and dual-channel redundancy topology are researched. An integrated electronic platform based on real-time partition operating system is proposed and implemented. Through the experiment, functional performance such as hardware module, high-speed communication, network topology, task migration and recovery is verified. At present, this system is applied to the integrated electronic products for heavy launch vehicle, which is providing technical support for the optimization and development of technology in the future.

launch vehicle; multi-core CPU and SoPC collaborative control architecture; classification and design of interface modules; real-time partition operating system; integrated electronic platform

2097-1974(2023)02-0058-07

10.7654/j.issn.2097-1974.20230212

TP353

A

2020-05-19；

2020-07-23

王苑瑾（1985-），女，高級工程師，主要研究方向為嵌入式系統(tǒng)設計、控制系統(tǒng)綜合設計。

張 雋（1987-），女，高級工程師，主要研究方向為智能自主系統(tǒng)設計。

段 然（1976-），男，博士，研究員，主要研究方向為控制系統(tǒng)綜合設計。

韓翔宇（1982-），男，研究員，主要研究方向為軟件開發(fā)與測試技術。

柳 柱（1976-），男，研究員，主要研究方向為高性能計算與嵌入式系統(tǒng)技術。