時(shí)序

出了一個(gè)任務(wù)合作時(shí)序圖,圖中每個(gè)頂點(diǎn)表示一個(gè)人,頂點(diǎn)標(biāo)簽A,B,C,D,E表示不同的職業(yè),頂點(diǎn)之間的有向邊表示兩個(gè)人之間交接任務(wù)的方向,每條邊上都有一個(gè)時(shí)間區(qū)間(s,f)表示任務(wù)交接的開始時(shí)間s與結(jié)束時(shí)間f。圖1 任務(wù)合作時(shí)序圖假設(shè)有一個(gè)任務(wù)合作模式圖QT,如圖1(b)所示,QT中每條邊ei都具有一個(gè)時(shí)序優(yōu)先級(jí),時(shí)序優(yōu)先級(jí)規(guī)定了低優(yōu)先級(jí)邊的開始時(shí)間一定要晚于高優(yōu)先級(jí)邊的結(jié)束時(shí)間,即模式圖QT隱含著一種時(shí)序約束,該文稱其為時(shí)序模式圖,其中A先與B交接任務(wù),然

重要。功能驗(yàn)證和時(shí)序驗(yàn)證是保證芯片功能符合設(shè)計(jì)需求的重要手段。20世紀(jì)90年代中期，靜態(tài)時(shí)序分析（Static Timing Analysis，STA）的概念被提出，其通過(guò)分析電路拓?fù)鋪?lái)靜態(tài)計(jì)算電路中不同信號(hào)的時(shí)間，以判斷是否滿足時(shí)序要求[1-4]。靜態(tài)時(shí)序分析依賴于時(shí)序約束文件，好的時(shí)序約束設(shè)計(jì)可以正確體現(xiàn)芯片的設(shè)計(jì)需求，最終實(shí)現(xiàn)芯片的正常通信功能。RapidIO互連技術(shù)是一種高性能、低引腳數(shù)、基于報(bào)文交換的互連體系結(jié)構(gòu)，是唯一的嵌入式系統(tǒng)互連的國(guó)際標(biāo)準(zhǔn)

高級(jí)高性能總線）時(shí)序轉(zhuǎn)換模塊和SJA1000 時(shí)序轉(zhuǎn)換模塊。其中，AHB 時(shí)序轉(zhuǎn)換模塊主要用于將MSS 對(duì)外訪問(wèn)的AHB 總線時(shí)序轉(zhuǎn)換為L(zhǎng)ocal 總線時(shí)序（片選、讀寫使能、地址數(shù)據(jù)總線）。SJA1000 時(shí)序轉(zhuǎn)換模塊主要用于將Local 總線時(shí)序轉(zhuǎn)換為SJA1000芯片的讀寫時(shí)序。2.2 AHB時(shí)序轉(zhuǎn)換模塊從功能劃分上，SmartFusion2 芯片上的ARM 內(nèi)核負(fù)責(zé)CAN 總線數(shù)據(jù)的發(fā)送和解析，而且ARM 對(duì)外訪問(wèn)的FIC（Fiber Interfa

大，進(jìn)而產(chǎn)生路徑時(shí)序違例的風(fēng)險(xiǎn)[1-3]。對(duì)此，IC設(shè)計(jì)工程師需要在芯片物理實(shí)現(xiàn)階段即進(jìn)行考慮老化的時(shí)序分析，通過(guò)設(shè)置針對(duì)性的時(shí)序裕量(margin)來(lái)覆蓋老化后的惡劣時(shí)序場(chǎng)景，確保芯片在服役期限中可靠運(yùn)行。在先進(jìn)工藝芯片設(shè)計(jì)中，精確的老化時(shí)序分析并確認(rèn)合理的margin 是一個(gè)關(guān)鍵問(wèn)題。偏大的margin 會(huì)導(dǎo)致過(guò)設(shè)計(jì)，帶來(lái)額外成本并限制芯片性能，而偏小的margin 會(huì)導(dǎo)致欠設(shè)計(jì)，造成失效泄露的風(fēng)險(xiǎn)。本文利用基于Liberate+Tempus 的agi

、資源調(diào)度復(fù)雜、時(shí)序控制繁瑣等問(wèn)題，本文提出了一種基于現(xiàn)場(chǎng)可編程門陣列(Field Programmable Gate Array,FPGA)的時(shí)序控制器設(shè)計(jì)方案，以滿足多面陣?yán)走_(dá)的應(yīng)用需求，在反無(wú)人機(jī)雷達(dá)領(lǐng)域具有廣泛的應(yīng)用前景。1 時(shí)序控制系統(tǒng)多面陣?yán)走_(dá)時(shí)序控制系統(tǒng)如圖1所示，該系統(tǒng)由顯控計(jì)算機(jī)、信號(hào)處理系統(tǒng)、時(shí)鐘源、定位定向設(shè)備以及4個(gè)天線陣面組成。其中，顯控計(jì)算機(jī)主要完成雷達(dá)工作陣面選擇，雷達(dá)工作模式、工作狀態(tài)等命令的控制；信號(hào)處理系統(tǒng)由中央處理器(

間還需滿足一定的時(shí)序要求才能確保信號(hào)正確地傳遞到目的時(shí)鐘域。CDC信號(hào)的時(shí)序分析是分析源時(shí)鐘域寄存器發(fā)出的多位CDC信號(hào)是否能被目的時(shí)鐘域寄存器正確地采樣。CDC信號(hào)的一般時(shí)序要求是目的時(shí)鐘域采樣時(shí)刻范圍內(nèi)同時(shí)變化的CDC信號(hào)不超過(guò)1個(gè)[3]，因此CDC信號(hào)被目的時(shí)鐘域采樣的時(shí)刻偏差只要不超過(guò)一個(gè)源時(shí)鐘周期就可以滿足時(shí)序要求。CDC信號(hào)產(chǎn)生時(shí)序違反的主要原因是時(shí)鐘頻率過(guò)高導(dǎo)致約束較嚴(yán)或CDC邏輯過(guò)于分散。近年來(lái)隨著設(shè)計(jì)頻率的逐漸提升、設(shè)計(jì)規(guī)模的逐漸增大，C

時(shí)代，一直以來(lái)，時(shí)序簽核一直是檢驗(yàn)芯片設(shè)計(jì)是否合格的重要標(biāo)準(zhǔn)之一，在綜合工具(Design Compiler，DC)、布局布線工具(Integrated Circuit Compiler，ICC)、時(shí)序分析工具(Prime Time，PT)中都嵌入了不同的時(shí)序分析引擎。當(dāng)工藝節(jié)點(diǎn)達(dá)到90 nm 及以下時(shí)，為了使芯片在不同的極端環(huán)境下可以正常工作，就需要采用多工藝角多模式的物理設(shè)計(jì)方案來(lái)確保芯片在不同環(huán)境下穩(wěn)定工作[1-3]。在對(duì)多場(chǎng)景物理設(shè)計(jì)進(jìn)行時(shí)序分析時(shí)

的一種事件聯(lián)系為時(shí)序關(guān)系.時(shí)序關(guān)系表示事件發(fā)生的先后順序，其串聯(lián)了文章中事件的發(fā)展演化.如果能準(zhǔn)確地抽取文章中的事件時(shí)序關(guān)系，將有助于理解文章信息，梳理事件脈絡(luò).因此，事件時(shí)序關(guān)系抽取成為了一項(xiàng)重要的自然語(yǔ)言理解任務(wù)，受到越來(lái)越多的關(guān)注.事件時(shí)序關(guān)系抽取的目標(biāo)為抽取文本中包含的事件時(shí)序關(guān)系，如圖1中的例子，其包含4個(gè)事件：刺殺(E1)、暴行(E2)、屠殺(E3)和內(nèi)戰(zhàn)(E4)，其中可抽取出時(shí)序圖中的6對(duì)事件時(shí)序關(guān)系.圖1中時(shí)序關(guān)系BEFORE表示事件在另一

用開發(fā)方面，靜態(tài)時(shí)序分析通過(guò)分析用戶設(shè)計(jì)的建立保持時(shí)間來(lái)指導(dǎo)用戶進(jìn)行FPGA應(yīng)用開發(fā)。在FPGA配套軟件方面，靜態(tài)時(shí)序分析通過(guò)分析計(jì)算電路中每條時(shí)序路徑的延時(shí)，指導(dǎo)布局布線進(jìn)行時(shí)序優(yōu)化，為FPGA應(yīng)用開發(fā)提供有效的技術(shù)保障[1]。在靜態(tài)時(shí)序分析工具中算法引擎影響時(shí)序分析的效率，時(shí)序參數(shù)影響最終時(shí)序分析的正確性。FPGA每一個(gè)型號(hào)芯片針對(duì)不同的設(shè)計(jì)結(jié)構(gòu)和生產(chǎn)工藝，時(shí)序參數(shù)存在巨大差異。因此針對(duì)每一個(gè)型號(hào)芯片，軟件都會(huì)有一套相對(duì)應(yīng)的時(shí)序參數(shù)庫(kù)，作為時(shí)序分析引擎

在不同的工藝角下時(shí)序收斂，也需要保證在各種工作模式下正常工作。對(duì)此，工藝角和芯片工作模式的增加使得芯片在時(shí)序收斂方面遭受較大的挑戰(zhàn)。所謂工藝角是指在保證芯片功能正確的前提下所表現(xiàn)出來(lái)的參數(shù)波動(dòng)的極端情況[1-2]。在以往設(shè)計(jì)過(guò)程中習(xí)慣性采用傳統(tǒng)的方法實(shí)現(xiàn)時(shí)序收斂，但在這過(guò)程中往往需要大量的人工操作進(jìn)行大工作量的反復(fù)迭代并且分析消除模式之間的影響，容易產(chǎn)生時(shí)序難以收斂的情況。除此以外，可測(cè)試性設(shè)計(jì)(Design for Test,DFT)技術(shù)也可以降低芯片功

試中，常出現(xiàn)接口時(shí)序不匹配導(dǎo)致的電氣系統(tǒng)工作故障問(wèn)題，因此有必要開展接口時(shí)序的一致性在線測(cè)試方法研究?，F(xiàn)有的一致性測(cè)試方法分為主動(dòng)測(cè)試和被動(dòng)測(cè)試兩類[1]。ISO/IEC 9646標(biāo)準(zhǔn)定義了主動(dòng)測(cè)試的框架和方法[2]，工程應(yīng)用中一般基于TTCN-3測(cè)試框架實(shí)現(xiàn)[3-5]，通過(guò)生成能夠觸發(fā)故障的測(cè)試集作為測(cè)試輸入，觀測(cè)輸入與輸出之間的因果關(guān)系實(shí)現(xiàn)一致性檢測(cè)，其缺點(diǎn)是不能在線測(cè)試，且只能檢測(cè)測(cè)試集已覆蓋的故障類型。被動(dòng)測(cè)試則利用形式化模型描述被測(cè)系統(tǒng)行為，通過(guò)

、姿態(tài)控制系統(tǒng)、時(shí)序控制系統(tǒng)和供配電系統(tǒng)組成[1]。其中時(shí)序控制系統(tǒng)在運(yùn)載火箭飛行過(guò)程中執(zhí)行如各級(jí)發(fā)動(dòng)機(jī)點(diǎn)火、級(jí)間分離、整流罩分離、星箭分離等多項(xiàng)時(shí)序輸出關(guān)鍵動(dòng)作，控制對(duì)象包括了運(yùn)載火箭的所有分系統(tǒng)。若火箭的時(shí)序控制系統(tǒng)失效，一般將直接造成整個(gè)飛行任務(wù)的失敗，甚至危及發(fā)射場(chǎng)和參試人員的安全。針對(duì)新一代運(yùn)載火箭控制系統(tǒng)架構(gòu)[2-3]及民營(yíng)商業(yè)運(yùn)載火箭快響應(yīng)、低成本、高可靠的要求，對(duì)集成化、智能化、快速測(cè)試的箭載時(shí)序控制器的需求越來(lái)越緊迫。時(shí)序控制器[4-5]

天冰雪消融，這叫時(shí)序。做事把握時(shí)序最重要，逆時(shí)序而行，只能是吃力不討好，事倍功半，甚至徒勞無(wú)功。時(shí)序里有一種叫時(shí)機(jī)的東西，只有遵循時(shí)序，依時(shí)序而行，順時(shí)序而動(dòng)，抓住時(shí)機(jī)，做起事來(lái)才能事半功倍，馬到成功。同樣，冬天，你可以建造一個(gè)溫室，營(yíng)造一個(gè)小小的春天，讓一些開在春天的花，也能在冬天的溫室里生長(zhǎng)。通過(guò)人力，讓一些開在春天的花也能在冬天開，這很重要，它意味著人不是生來(lái)就聽天由命的，是有所作為的，是可以通過(guò)自身的努力，為這個(gè)世界做點(diǎn)什么、改變點(diǎn)什么，讓這個(gè)世界

項(xiàng)重要的技術(shù)就是時(shí)序數(shù)據(jù)庫(kù)，物聯(lián)網(wǎng)設(shè)備產(chǎn)生的大量數(shù)據(jù)，需要通過(guò)有效的時(shí)序數(shù)據(jù)庫(kù)進(jìn)行處理和存儲(chǔ)，各大行業(yè)也對(duì)時(shí)序數(shù)據(jù)庫(kù)投入關(guān)注，本文將針對(duì)時(shí)序數(shù)據(jù)庫(kù)進(jìn)行研究和介紹。2 介紹2.1 時(shí)序數(shù)據(jù)時(shí)序數(shù)據(jù)，即時(shí)間序列數(shù)據(jù)，我們把按照時(shí)間戳的大小順序排列的一系列記錄值的數(shù)據(jù)稱為時(shí)間序列數(shù)據(jù)（Time Series Data）[1]。在日常生活中，時(shí)序數(shù)據(jù)相當(dāng)常見，比如，汽車的位置定位，在一段時(shí)間內(nèi)某輛特定汽車的其他屬性，包括型號(hào)、顏色、車牌號(hào)、所有者等都是不變的，但它

ysis, 靜態(tài)時(shí)序分析)方法也逐漸應(yīng)用到 FPGA的設(shè)計(jì)驗(yàn)證中。靜態(tài)時(shí)序分析不需要測(cè)試向量，即使沒有仿真條件也能快速地分析電路中所有時(shí)序路徑是否滿足約束要求[3]。本文使用靜態(tài)時(shí)序分析工具Prime Time，針對(duì)某FPGA設(shè)計(jì)中SRAM的讀寫接口設(shè)計(jì)進(jìn)行時(shí)序驗(yàn)證。采用衍生時(shí)鐘約束，輸入、輸出延時(shí)約束，多周期路徑約束相結(jié)合的方式，將FPGA的輸入輸出信號(hào)關(guān)聯(lián)起成一個(gè)回路，成功的對(duì)FPGA與SRAM之間的交互進(jìn)行環(huán)路分析。根據(jù)分析結(jié)果，快速準(zhǔn)確發(fā)現(xiàn)了接口設(shè)

以脈沖方式工作，時(shí)序控制系統(tǒng)通過(guò)輸出控制信號(hào)，同步調(diào)控光學(xué)系統(tǒng)、微波頻率綜合器，實(shí)現(xiàn)原子的冷卻—上拋—選態(tài)—微波激勵(lì)—探測(cè)等周期性運(yùn)行。通過(guò)數(shù)據(jù)采集系統(tǒng)采集銫原子的飛行時(shí)間信號(hào)，經(jīng)過(guò)計(jì)算獲得伺服控制系統(tǒng)的參數(shù)，實(shí)現(xiàn)頻率鎖定[1]。目前運(yùn)行在NTSC-F1銫原子噴泉鐘上的時(shí)序控制系統(tǒng)，由于其硬件版本較低，系統(tǒng)整體性能提升空間不足。同時(shí)其系統(tǒng)通用性不理想，時(shí)序的各項(xiàng)參數(shù)設(shè)置修改比較繁瑣，所以需要研制一套界面友好，操作人性化，性能更優(yōu)的時(shí)序控制系統(tǒng)應(yīng)用于NTSC

術(shù)不斷發(fā)展，可對(duì)時(shí)序數(shù)據(jù)進(jìn)行無(wú)損壓縮，并已有并行壓縮技術(shù)，實(shí)現(xiàn)時(shí)序數(shù)據(jù)的高效壓縮[1]。時(shí)序數(shù)據(jù)壓縮可有效將原有時(shí)序數(shù)據(jù)轉(zhuǎn)換為多種表現(xiàn)形式，用盡可能少的數(shù)據(jù)對(duì)時(shí)序數(shù)據(jù)信號(hào)進(jìn)行表示[2]。相關(guān)專家學(xué)者對(duì)時(shí)序數(shù)據(jù)壓縮技術(shù)展開深入研究，并取得一定有效成果。已有通過(guò)諧波濾波器對(duì)時(shí)序數(shù)據(jù)進(jìn)行壓縮的方法。先將原始時(shí)序數(shù)據(jù)信號(hào)內(nèi)穩(wěn)態(tài)分量和暫態(tài)分量分離，利用傅里葉變換法對(duì)諧波分量參數(shù)進(jìn)行估計(jì)，通過(guò)參數(shù)量化實(shí)現(xiàn)壓縮。該方法壓縮速度快，但穩(wěn)定性較差[3-5]。傳統(tǒng)時(shí)序數(shù)據(jù)并行

潘 莉 黃希庭?時(shí)序知覺影響因素與思考*潘 莉 黃希庭(西南大學(xué)心理學(xué)部, 重慶 400715)時(shí)序知覺是在幾十毫秒到幾百毫秒內(nèi), 對(duì)事件的同時(shí)性、非同時(shí)性和順序性的知覺。對(duì)時(shí)序知覺的影響因素的探索可分為自下而上和自上而下兩種研究取向。自下而上的研究探討刺激的物理特征、被試的生物學(xué)特征, 以及實(shí)驗(yàn)方法對(duì)時(shí)序知覺的影響。而自上而下的研究探討因果信念、情緒、文化對(duì)時(shí)序知覺的影響。今后的研究還應(yīng)結(jié)合行為實(shí)驗(yàn)與神經(jīng)科學(xué)技術(shù), 深入探討時(shí)序知覺的兩種加工方式是分離的

0854一種基于時(shí)序路徑的FPGA接口時(shí)序測(cè)試方法朱偉杰 周 輝 費(fèi)亞男 陽(yáng) 徽 郭冠軍北京航天自動(dòng)控制研究所，北京100854針對(duì)航天高速高可靠FPGA接口時(shí)序測(cè)試，分析了FPGA接口類型及測(cè)試需求，介紹了一種基于時(shí)序路徑的FPGA接口時(shí)序測(cè)試方法，結(jié)合時(shí)序路徑模型，闡述了異步總線接口時(shí)序測(cè)試的測(cè)試流程和計(jì)算方法，并給出實(shí)際案例。該方法集成了功能仿真和靜態(tài)時(shí)序分析的優(yōu)點(diǎn)，特別適合極限工況下的FPGA接口時(shí)序驗(yàn)證，已經(jīng)應(yīng)用到多個(gè)航天高可靠FPGA接口測(cè)試中

下，納米級(jí)效應(yīng)對(duì)時(shí)序的影響越來(lái)越顯著。對(duì)于全定制數(shù)字電路，精確評(píng)估內(nèi)部信號(hào)完整性（SI）尤為重要。高速SRAM IP采用65nm工藝全定制設(shè)計(jì)，我們選擇Synopsys公司的NanoTime來(lái)分析信號(hào)完整性。本文詳細(xì)介紹了NanoTime靜態(tài)時(shí)序分析、SI分析、時(shí)序模型提取在SRAM IP設(shè)計(jì)中的應(yīng)用。NanoTime；靜態(tài)時(shí)序分析；SI分析；時(shí)序模型提取1 NanoTime簡(jiǎn)介NanoTime是Synopsys公司的晶體管級(jí)靜態(tài)時(shí)序分析工具。它集對(duì)晶體管

：一種新穎的基于時(shí)序圖的可達(dá)性算法劉凱洋，范新燦（深圳職業(yè)技術(shù)學(xué)院計(jì)算機(jī)工程學(xué)院，深圳 518055）隨著海量數(shù)據(jù)的迅猛增長(zhǎng)以及大數(shù)據(jù)時(shí)代的開啟，涌現(xiàn)出大量的基于超大規(guī)模時(shí)序圖的應(yīng)用，并對(duì)經(jīng)典圖論算法中的可達(dá)性問(wèn)題提出新的挑戰(zhàn)。傳統(tǒng)的可達(dá)性算法缺少對(duì)非靜態(tài)性、時(shí)效性的充分考慮，因此在時(shí)序圖上的運(yùn)行可能導(dǎo)致錯(cuò)誤結(jié)果，并且不能充分利用時(shí)序圖的特性提升運(yùn)行效率?？紤]到時(shí)序性對(duì)于時(shí)序圖的重要性，提出一種新穎的算法Bi-BFS，通過(guò)充分利用結(jié)點(diǎn)之間的時(shí)序性約束，并借

LD的多電源上電時(shí)序的控制設(shè)計(jì)株洲中車時(shí)代電氣股份有限公司通信信號(hào)事業(yè)部 馬茗崗 羅永升 孫 尚 陳 展隨著高速數(shù)字信號(hào)的快速發(fā)展，對(duì)集成多核和高速接口的處理器的電源的上電時(shí)序的設(shè)計(jì)則越來(lái)越重要，嚴(yán)格的上電時(shí)序保證了器件免受損壞和進(jìn)入良好的工作狀態(tài)；基于CPLD的多電源上電時(shí)序的控制設(shè)計(jì)則更加可靠、穩(wěn)定、精確。電源；上電時(shí)序；CPLD1　引言隨著高速數(shù)字信號(hào)的快速發(fā)展，對(duì)數(shù)字信號(hào)的處理方式也越來(lái)越豐富，而集成多核和高速接口的處理器為復(fù)雜的嵌入式系統(tǒng)的設(shè)計(jì)提

于統(tǒng)計(jì)特征向量的時(shí)序符號(hào)化改進(jìn)算法李曉翠，張新玉，羅慶云，任長(zhǎng)安（湖南工學(xué)院計(jì)算機(jī)與信息科學(xué)學(xué)院，湖南 衡陽(yáng)421002）傳統(tǒng)基于統(tǒng)計(jì)特征向量的時(shí)間序列符號(hào)化算法不能較好地保留時(shí)序數(shù)據(jù)的特征信息，且不支持多維時(shí)間序列的符號(hào)化。為此，提出一種改進(jìn)算法。對(duì)于單維時(shí)間序列，引入特殊點(diǎn)時(shí)間序列分割方法，在其基礎(chǔ)上實(shí)施符號(hào)化。對(duì)于多維時(shí)間序列，在利用基于加權(quán)屬性的主成分分析方法將多維時(shí)間序列轉(zhuǎn)化為單維時(shí)間序列后，再實(shí)施符號(hào)化。實(shí)驗(yàn)結(jié)果表明，與傳統(tǒng)算法相比，改進(jìn)算法具

中應(yīng)用STA處理時(shí)序問(wèn)題的方法孫佳佳，趙慶哲（中國(guó)電子科技集團(tuán)公司第四十七研究所，沈陽(yáng)110032）當(dāng)代數(shù)字IC的設(shè)計(jì)規(guī)模和復(fù)雜性在不斷增加，驗(yàn)證工作也越來(lái)越困難，特別是靜態(tài)時(shí)序分析在此背景下變得尤為重要。目前業(yè)界普遍采用自動(dòng)化的設(shè)計(jì)方式，通過(guò)應(yīng)用工具軟件，來(lái)對(duì)設(shè)計(jì)時(shí)序進(jìn)行分析。主要探討了在IC設(shè)計(jì)當(dāng)中對(duì)于時(shí)序違例的一些處理方法。數(shù)字IC；靜態(tài)時(shí)序分析；建立時(shí)間；保持時(shí)間1 引 言當(dāng)代數(shù)字IC的設(shè)計(jì)規(guī)模和復(fù)雜性在不斷增加，設(shè)計(jì)的時(shí)序驗(yàn)證已經(jīng)成為制約成品率的

。文中提出了基于時(shí)序關(guān)聯(lián)規(guī)則的設(shè)備故障預(yù)測(cè)方法，將故障數(shù)據(jù)轉(zhuǎn)換為時(shí)序項(xiàng)集矩陣，利用Apriori改進(jìn)算法和頻繁時(shí)序關(guān)聯(lián)規(guī)則查找算法，求出時(shí)序項(xiàng)集矩陣的頻繁時(shí)序關(guān)聯(lián)規(guī)則，為管理人員提供決策支持。最后給出了該方法的可行性實(shí)例驗(yàn)證。1 故障數(shù)據(jù)模型隨著設(shè)備使用壽命的增多，發(fā)生故障的概率越來(lái)越大，企業(yè)能采集到很多故障數(shù)據(jù)。這些故障數(shù)據(jù)具有動(dòng)態(tài)性、大量性、冗余性、噪聲大等特點(diǎn)?；谶@些特點(diǎn)，利用Apriori傳統(tǒng)關(guān)聯(lián)規(guī)則算法的思想［6－7］，將故障記錄表中的數(shù)據(jù)按照

，設(shè)計(jì)了紅外相機(jī)時(shí)序構(gòu)造系統(tǒng)，在進(jìn)行項(xiàng)目調(diào)試和實(shí)驗(yàn)時(shí)，采用構(gòu)造的紅外相機(jī)輸出信號(hào)，提供給后續(xù)圖像處理等系統(tǒng)作為數(shù)據(jù)源，在進(jìn)行實(shí)際的跟蹤任務(wù)時(shí)再開啟紅外相機(jī)。設(shè)計(jì)的基于FPGA的紅外相機(jī)時(shí)序構(gòu)造系統(tǒng)輸出的信號(hào)時(shí)序與真實(shí)的紅外相機(jī)輸出時(shí)序保持一致，輸出的像素值數(shù)據(jù)采用漸變數(shù)，可以作為圖像傳輸系統(tǒng)、圖像處理等后續(xù)系統(tǒng)的數(shù)據(jù)源，以供其進(jìn)行編程和調(diào)試，調(diào)試成功之后直接將程序應(yīng)用到紅外相機(jī)信號(hào)的傳輸、處理等操作，這樣就省去了程序開發(fā)、調(diào)試和驗(yàn)證時(shí)頻繁的啟動(dòng)紅外相機(jī)的過(guò)

片，而不會(huì)去關(guān)注時(shí)序分析和約束的問(wèn)題。實(shí)際上，當(dāng)設(shè)計(jì)比較簡(jiǎn)單，且運(yùn)行頻率比較低的時(shí)候，不加任何的時(shí)序約束，F(xiàn)PGA 軟件都可以綜合出來(lái)可用且相對(duì)較可靠的代碼，但當(dāng)設(shè)計(jì)比較復(fù)雜，運(yùn)行頻率比較高的時(shí)候，不做時(shí)序分析，不加上一些必要的約束，就很難保證設(shè)計(jì)能且穩(wěn)定的運(yùn)行在所設(shè)定的頻率上。所有的FPGA 廠商都提供靜態(tài)時(shí)序分析（STA，Static Timing Analysis）工具，可對(duì)設(shè)計(jì)的時(shí)序性能作出評(píng)估。TQ（TimeQuest）是Altera 公司的第二

解和記憶。而利用時(shí)序圖來(lái)記錄開關(guān)量則一目了然，對(duì)照起來(lái)也十分方便，還可以檢驗(yàn)梯形圖的正確性及合理性，提高了教學(xué)效果。時(shí)序圖通過(guò)描述對(duì)象之間發(fā)送消息的時(shí)間順序來(lái)顯示多個(gè)對(duì)象之間的動(dòng)態(tài)協(xié)作。時(shí)序圖中，縱軸是時(shí)間軸，橫軸代表了在協(xié)作中各獨(dú)立的對(duì)象所處的狀態(tài)，一幅完整的時(shí)序圖可顯示各物理量之間的邏輯關(guān)系，在PLC實(shí)訓(xùn)教學(xué)中，教師要善于利用時(shí)序圖，方便學(xué)生學(xué)習(xí)，以提高教學(xué)質(zhì)量。一、時(shí)序圖在描述傳統(tǒng)繼電器控制電路工作原理中的應(yīng)用以某由繼電器組成的控制電路為例，該裝置的

為時(shí)間序列，簡(jiǎn)稱時(shí)序。如果該數(shù)據(jù)序列是連續(xù)的，稱之為連續(xù)時(shí)序；否則稱為離散時(shí)序。本文主要研究時(shí)序值為實(shí)數(shù)的時(shí)間序列，即傳統(tǒng)狹義時(shí)序。在各個(gè)領(lǐng)域中，時(shí)序是普遍存在的，并且隨著信息技術(shù)發(fā)展以及人們獲取數(shù)據(jù)手段的多樣化，人類所擁有的時(shí)序信息急劇膨脹，如證券公司擁有的大量股票信息時(shí)序數(shù)據(jù)、交通路口實(shí)時(shí)影像數(shù)據(jù)、醫(yī)療設(shè)備腦掃描數(shù)據(jù)等都可看作是時(shí)序。在這些海量的時(shí)序數(shù)據(jù)中，隱藏著大量的知識(shí)或信息急需我們來(lái)獲取。因此，研究、探索新技術(shù)或方法，有效地從這些復(fù)雜的海量時(shí)序中