基于Liberate+Tempus 的先進(jìn)老化時(shí)序分析方案

歐陽(yáng)可青 ，王 彬 ，魏 琦 ，魯 超 ，陳俊豪 ，李鳴霄

(1.深圳市中興微電子技術(shù)有限公司，廣東 深圳 518055；2.移動(dòng)網(wǎng)絡(luò)和移動(dòng)多媒體技術(shù)國(guó)家重點(diǎn)實(shí)驗(yàn)室，廣東 深圳 518055；3.上?？请娮涌萍加邢薰?，上海 200000)

0 引言

在數(shù)字電路物理設(shè)計(jì)中，隨著晶體管特征尺寸不斷減小到7 nm、5 nm 及以下，器件性能對(duì)老化的敏感度急劇增加，電路老化已經(jīng)成為制約芯片性能和可靠性的關(guān)鍵問(wèn)題。研究表明，以偏置溫度不穩(wěn)定性(Bias Temperature Instability，BTI)和熱載流子效應(yīng)(Hot Carrier Injection，HCI)為主的老化效應(yīng)將導(dǎo)致標(biāo)準(zhǔn)單元(可稱為cell)延時(shí)增大，進(jìn)而產(chǎn)生路徑時(shí)序違例的風(fēng)險(xiǎn)[1-3]。對(duì)此，IC設(shè)計(jì)工程師需要在芯片物理實(shí)現(xiàn)階段即進(jìn)行考慮老化的時(shí)序分析，通過(guò)設(shè)置針對(duì)性的時(shí)序裕量(margin)來(lái)覆蓋老化后的惡劣時(shí)序場(chǎng)景，確保芯片在服役期限中可靠運(yùn)行。在先進(jìn)工藝芯片設(shè)計(jì)中，精確的老化時(shí)序分析并確認(rèn)合理的margin 是一個(gè)關(guān)鍵問(wèn)題。偏大的margin 會(huì)導(dǎo)致過(guò)設(shè)計(jì)，帶來(lái)額外成本并限制芯片性能，而偏小的margin 會(huì)導(dǎo)致欠設(shè)計(jì)，造成失效泄露的風(fēng)險(xiǎn)。

本文利用基于Liberate+Tempus 的aging-aware STA方案進(jìn)行先進(jìn)芯片的老化時(shí)序分析，評(píng)估其效率、準(zhǔn)確性以及針對(duì)多樣應(yīng)用場(chǎng)景的老化時(shí)序分析能力。

1 芯片物理設(shè)計(jì)過(guò)程中的老化時(shí)序分析概述

1.1 老化效應(yīng)對(duì)數(shù)字電路時(shí)序的影響

芯片老化是指在芯片使用過(guò)程中，各組成部分隨著使用時(shí)間的增長(zhǎng)而出現(xiàn)性能退化的現(xiàn)象。對(duì)于物理實(shí)現(xiàn)而言，需要關(guān)注的老化效應(yīng)通常包括：BTI、HCI 和電遷移效應(yīng)等[4]。由于BTI 和HCI 會(huì)導(dǎo)致路徑時(shí)序在芯片投入使用的前幾年就發(fā)生快速的退化，通常在時(shí)序分析時(shí)主要關(guān)注BTI 和HCI 效應(yīng)。

從原理上講，BTI 和HCI 都是在電場(chǎng)作用下，晶體管溝道中的載流子遷移到柵氧界面處形成界面態(tài)，進(jìn)而導(dǎo)致閾值電壓和漏電流等參數(shù)發(fā)生變化的過(guò)程[5]。體現(xiàn)到標(biāo)準(zhǔn)單元時(shí)序性能上，則主要導(dǎo)致標(biāo)準(zhǔn)單元的延遲增大，進(jìn)而導(dǎo)致路徑延遲增大。如圖1 所示，當(dāng)時(shí)鐘路徑和數(shù)據(jù)路徑的延遲均增大時(shí)，會(huì)導(dǎo)致時(shí)序路徑時(shí)序余量(slack)發(fā)生變化，進(jìn)而影響路徑頻率。對(duì)于那些slack 較小的路徑，更會(huì)面臨時(shí)序違例(slack＜0)的風(fēng)險(xiǎn)。

圖1 老化影響路徑時(shí)序原理圖

1.2 傳統(tǒng)老化時(shí)序分析方法和局限性

在先進(jìn)工藝下，老化效應(yīng)對(duì)路徑時(shí)序的影響十分明顯，需要盡早在設(shè)計(jì)過(guò)程中進(jìn)行考慮。通常設(shè)計(jì)師通過(guò)兩類方法進(jìn)行路徑老化時(shí)序分析：基于SPICE 的時(shí)序分析和考慮老化的靜態(tài)時(shí)序分析(aging-aware STA)[6-8]。

基于SPICE 的老化時(shí)序分析方法依賴晶體管老化模型獲取老化后的晶體管參數(shù)，再將其反標(biāo)入網(wǎng)表，進(jìn)而開展路徑時(shí)序仿真。這種方法的精度高，但是效率非常低。由于無(wú)法遍歷大芯片設(shè)計(jì)中的每一條路徑，設(shè)計(jì)師通常需要仔細(xì)地篩選出設(shè)計(jì)中的關(guān)鍵路徑進(jìn)行仿真，再基于覆蓋worst case的原則確定aging margin，然后將其添加在所有路徑的STA 中進(jìn)行時(shí)序收斂。這樣會(huì)在大部分路徑中引入過(guò)設(shè)計(jì)的margin，增大時(shí)序收斂難度，限制設(shè)計(jì)性能上限。

傳統(tǒng)的aging-aware STA 基于老化時(shí)序庫(kù)和STA 工具開展，該方案效率高，能實(shí)現(xiàn)覆蓋全芯片的時(shí)序分析。然而影響晶體管老化程度的因素眾多，傳統(tǒng)的老化時(shí)序庫(kù)只能覆蓋其中一個(gè)因素組合場(chǎng)景，若要實(shí)現(xiàn)多樣化的老化時(shí)序分析，需要在K 庫(kù)上付出極大代價(jià)，因此也無(wú)法滿足當(dāng)代針對(duì)多樣應(yīng)用場(chǎng)景的老化時(shí)序分析需求。

2 Liberate+Tempus 先進(jìn)老化時(shí)序分析方案

針對(duì)傳統(tǒng)老化時(shí)序分析方案存在的缺點(diǎn)，本文采用Liberate+Tempus 老化時(shí)序分析方案對(duì)芯片設(shè)計(jì)中的路徑老化時(shí)序進(jìn)行分析。

2.1 方案簡(jiǎn)介

如圖2 所示，該方案基于Liberate 和Tempus 的先進(jìn)功能實(shí)現(xiàn)。其中Liberate 提供老化時(shí)序庫(kù)，與傳統(tǒng)方案不同，先進(jìn)的老化時(shí)序庫(kù)以多種老化影響因素(例如老化電壓、老化溫度、老化時(shí)間、信號(hào)占空比、翻轉(zhuǎn)率等)作為輸入，能夠通過(guò)一套庫(kù)提供針對(duì)不同應(yīng)用場(chǎng)景的標(biāo)準(zhǔn)單元老化時(shí)序信息。而借助Tempus 的強(qiáng)大時(shí)序分析能力，Liberate+Tempus 方案也能提供相較傳統(tǒng)方案更多的時(shí)序分析功能。

圖2 基于Tempus 的老化時(shí)序分析示意圖

本文從設(shè)計(jì)師對(duì)老化時(shí)序分析方案的實(shí)際需求出發(fā)，著重于該方案的時(shí)序分析能力驗(yàn)證(對(duì)于Liberate 相關(guān)先進(jìn)功能，不在本文過(guò)多介紹)，包括：

(1)方案的效率、準(zhǔn)確性及margin 釋放收益；

(2)方案針對(duì)多樣mission profile 的分析能力；

(3)方案針對(duì)多樣workload 的分析能力；

(4)方案針對(duì)非對(duì)稱場(chǎng)景的時(shí)序分析能力。

2.2 流程效率、準(zhǔn)確性以及margin 釋放收益

先進(jìn)工藝芯片需要設(shè)計(jì)師進(jìn)行覆蓋全芯片的老化時(shí)序分析，并設(shè)置合理margin 來(lái)保證設(shè)計(jì)可靠性。因此對(duì)于老化時(shí)序分析方案的效率、準(zhǔn)確性都有較高的要求。在本部分通過(guò)Tempus aging-aware STA 對(duì)block 時(shí)序進(jìn)行老化分析，并實(shí)現(xiàn)path-by-path 的精準(zhǔn)margin 添加。用到的主要命令是：

如圖3 和表1 所示，當(dāng)以SPICE 仿真結(jié)果為參照時(shí)，兩種分析方案得到的路徑延遲基本一致，兩種方案的相對(duì)誤差(SPICE to STA)僅有-2.43%～2.15%，表明aging-aware STA 分析方案有出色的分析精度。而另一方面，SPICE 仿真的速度僅為15 條/h，而aging-aware STA 可以在10 min內(nèi)完成570 萬(wàn)條路徑的老化分析，展示出巨大的效率收益和全芯片時(shí)序分析的能力。

圖3 Aging-aware STA 與SPICE 分析結(jié)果對(duì)照

表1 Aging-aware STA 與SPICE 分析結(jié)果差異分布

在margin 釋放的收益方面，這里將全路徑添加5%(flatten margin 5%，該數(shù)值從部分路徑的SPICE 仿真統(tǒng)計(jì)結(jié)果中獲取)時(shí)序margin 的方式與基于aging-aware STA的path-by-path margin 添加方式進(jìn)行對(duì)比。如圖4(a)所示，添加flatten margin 在大部分路徑中引入了較大的過(guò)設(shè)計(jì)，歸一化過(guò)設(shè)計(jì)量在0～8*X ns 之間。并且基于少部分路徑獲取的worst case margin 并不能覆蓋所有路徑，還有部分路徑存在欠設(shè)計(jì)的可靠性風(fēng)險(xiǎn)，這部分風(fēng)險(xiǎn)在path-by-path margin 添加方式下能被有效覆蓋。在時(shí)序檢查方面，如圖4(b)所示，設(shè)計(jì)整體slack 有明顯的下降，表明對(duì)于大多數(shù)路徑而言，過(guò)設(shè)計(jì)的aging margin 得到了釋放，STA 收斂難度也隨之大幅降低。

圖4 添加path-by-path margin 分析結(jié)果與flatten margin分析結(jié)果對(duì)比

2.3 針對(duì)多樣mission profile 的分析能力

在芯片的實(shí)際使用過(guò)程中，其所處的電壓、溫度等環(huán)境因素往往不是固定的，為此客戶通常會(huì)將其劃分成多個(gè)不同的場(chǎng)景，并提供mission profile 以供可靠性工程師作為參考。如圖5 所示，芯片在10 年壽命中分別經(jīng)歷高溫高壓和低溫低壓的工作場(chǎng)景，按照傳統(tǒng)的worst case方式，將以10 年高溫高壓的條件進(jìn)行仿真來(lái)覆蓋全部工作場(chǎng)景，這會(huì)引入過(guò)悲觀的margin。而通過(guò)Tempus aging-aware STA 可以實(shí)現(xiàn)分段的分析方式，以更貼合mission profile 的條件作為輸入，進(jìn)行老化時(shí)序分析。此處用到的主要命令是：

圖5 針對(duì)多樣mission profile 的分析方式示意圖

如圖6 所示，當(dāng)以10 年高溫高壓的分析結(jié)果為參照時(shí)，大部分路徑基于多段仿真得出的slack 明顯低于前者，歸一化slack 差異在0～12.7*X ns 之間，說(shuō)明該分析方式能降低整體設(shè)計(jì)收斂難度。圖6 展示通過(guò)兩種方案得到的頻率差異，算法為分段仿真數(shù)據(jù)-傳統(tǒng)仿真數(shù)據(jù)，圖中數(shù)據(jù)對(duì)標(biāo)相同數(shù)值進(jìn)行了歸一化處理。而如圖7所示，分段仿真的方式能釋放更多的margin，相同路徑理論可達(dá)頻率更高，有利于設(shè)計(jì)性能的提升。另外，從圖7 中可以看到，路徑時(shí)序老化的程度主要受到使用過(guò)程中高溫高壓時(shí)間的主導(dǎo)，因此對(duì)于有升壓超頻應(yīng)用場(chǎng)景的芯片，老化導(dǎo)致的路徑時(shí)序衰退應(yīng)該得到重點(diǎn)關(guān)注。

圖6 通過(guò)分段仿真與傳統(tǒng)單段仿真得到的slack 差異

圖7 不同高溫高壓時(shí)間下的老化時(shí)序退化量

2.4 多樣workload 分析能力

除了電壓和溫度外，信號(hào)占空比也是晶體管老化的主要影響因素。傳統(tǒng)方案受限于單一的老化時(shí)序庫(kù)，常常只能以統(tǒng)計(jì)平均的結(jié)果為所有cell 端口施加相同的占空比，分析結(jié)果與實(shí)際場(chǎng)景存在較大的差異。如圖8所示，Tempus aging-aware STA 可以依據(jù)時(shí)序路徑中的邏輯傳遞分析，首先定義全局的占空比參數(shù)(大小和模式)，然后工具計(jì)算得出每個(gè)端口的占空比情況，進(jìn)而基于該場(chǎng)景進(jìn)行老化時(shí)序分析。用到的主要指令為：

圖8 Tempus 對(duì)路徑占空比傳遞方式分析示意圖

另一個(gè)與workload 相關(guān)的問(wèn)題是對(duì)recovery 效應(yīng)的復(fù)現(xiàn)。對(duì)于BTI 而言，當(dāng)前柵極電場(chǎng)撤去或者反向時(shí)，柵氧界面處的界面態(tài)會(huì)有一定程度的恢復(fù)，因而體現(xiàn)出老化影響恢復(fù)的現(xiàn)象(recovery 效應(yīng))。在先進(jìn)工藝下，recovery效應(yīng)十分明顯，會(huì)對(duì)老化分析結(jié)果會(huì)產(chǎn)生很大的影響。這里通過(guò)如下指令實(shí)現(xiàn)考慮recovery 效應(yīng)的老化分析：

如圖9 所示，對(duì)于樣本路徑，當(dāng)設(shè)置起始端口占空比為0.5 進(jìn)行傳遞時(shí)，分析得到的slack 與將所有cell 端口占空比固化為0.5 的分析結(jié)果間存在明顯差異，大部分路徑slack 差異在-0.8～1.4*X ns 之間，最大的slack 差異可以達(dá)到3.71*X ns。可見，精確設(shè)置占空比能降低過(guò)設(shè)計(jì)帶來(lái)的額外代價(jià)，也避免了欠設(shè)計(jì)帶來(lái)的可靠性風(fēng)險(xiǎn)。圖9 算法為：傳遞占空比仿真slack-固化全局占空比仿真slack。圖中數(shù)據(jù)對(duì)標(biāo)相同數(shù)值（X ns）進(jìn)行了歸一化處理。

圖9 通過(guò)傳遞占空比與傳統(tǒng)固化全局占空比仿真得到的slack 差異

而由圖10 可見，老化導(dǎo)致的路徑延遲退化量隨著recovery 折算系數(shù)的下降而明顯減少，以NBTI 折算系數(shù)0.38，PBTI 折算系數(shù)0.56 為例，與非recovery 場(chǎng)景相比，整體的平均時(shí)序退化量減少了48.41%，實(shí)現(xiàn)了明顯的時(shí)序margin 釋放。需要注意的是，只有在cell 翻轉(zhuǎn)時(shí)，才會(huì)發(fā)生recovery 效應(yīng)，因此對(duì)于存在cell 長(zhǎng)期不翻轉(zhuǎn)場(chǎng)景的路徑，不適用考慮recovery 效應(yīng)的老化時(shí)序分析。

圖10 不同recovery 系數(shù)下的老化時(shí)序退化量

2.5 非對(duì)稱老化時(shí)序分析能力

所謂非對(duì)稱老化是指在一條時(shí)序路徑上，路徑不同部分老化條件不同的情況[9]。例如，early path 和late path由于受到clock gating 或者跨電壓域的影響，導(dǎo)致兩邊的翻轉(zhuǎn)率或者電壓存在較大的差異。相比對(duì)稱的老化，這種非對(duì)稱老化在early path 和late path 之間引入了額外的延時(shí)差異，可能會(huì)使路徑slack 退化更嚴(yán)重。在可靠性要求較高的芯片設(shè)計(jì)過(guò)程中，這種場(chǎng)景必須被納入考慮。這里通過(guò)如下指令實(shí)現(xiàn)非對(duì)稱條件下的老化時(shí)序分析：

如圖11(a)所示，相對(duì)于對(duì)稱老化場(chǎng)景，非對(duì)稱條件下的setup 時(shí)序明顯惡化，導(dǎo)致路徑slack 減小，樣本路徑中的slack 偏差在-2.30～0*X ns 之間。對(duì)于Hold 而言，通常對(duì)稱老化對(duì)于slack 的影響較小，不會(huì)出現(xiàn)明顯的時(shí)序惡化。但是如圖11(b)所示，非對(duì)稱老化條件下的hold slack 也相比對(duì)稱場(chǎng)景更小，偏差范圍在-11.30～0*X ns 之間，對(duì)于slack 余量較小的路徑，存在hold 違例的風(fēng)險(xiǎn)。

圖11 非對(duì)稱與對(duì)稱老化條件下的時(shí)序?qū)Ρ?/p>

3 結(jié)論

本文導(dǎo)入基于Liberate+Tempus 的aging-aware STA方案對(duì)先進(jìn)工藝芯片進(jìn)行老化時(shí)序評(píng)估。結(jié)果顯示，該方案可以實(shí)現(xiàn)針對(duì)不同服役條件的老化時(shí)序分析，并在STA 過(guò)程中實(shí)現(xiàn)path-by-path 的精準(zhǔn)時(shí)序裕量添加。該方案能在兼顧效率、準(zhǔn)確性的同時(shí)實(shí)現(xiàn)時(shí)序裕量釋放，為達(dá)成具備更高可靠性和更佳PPA 的先進(jìn)芯片設(shè)計(jì)提供有力依據(jù)。