基于FPGA的紅外相機(jī)時(shí)序構(gòu)造設(shè)計(jì)

韓紅霞，孫 航，曹立華

（中國(guó)科學(xué)院 長(zhǎng)春光學(xué)精密機(jī)械與物理研究所，吉林 長(zhǎng)春 130033）

1 引 言

光電跟蹤測(cè)量設(shè)備是能夠跟蹤空中飛行目標(biāo)，并給出目標(biāo)方位值和俯仰值的設(shè)備。紅外相機(jī)是根據(jù)物體的熱輻射成像的相機(jī)，目前在軍事、醫(yī)療、航天等很多領(lǐng)域都廣泛應(yīng)用。光電跟蹤測(cè)量設(shè)備采用紅外相機(jī)跟蹤目標(biāo)，可以在目標(biāo)與背景亮度差值不大的情況下仍然穩(wěn)定跟蹤，然而紅外相機(jī)的使用壽命是有限的，大型紅外相機(jī)的使用壽命一般是2 000～5 000h，如果頻繁地開(kāi)啟相機(jī)，必然會(huì)縮短設(shè)備的使用年限，同時(shí)大靶面紅外相機(jī)基本依賴進(jìn)口而且價(jià)格昂貴，更換相機(jī)不僅會(huì)增加成本而且會(huì)耗費(fèi)很長(zhǎng)的訂貨時(shí)間。為減少紅外相機(jī)的開(kāi)機(jī)時(shí)間，節(jié)省項(xiàng)目開(kāi)發(fā)成本，設(shè)計(jì)了紅外相機(jī)時(shí)序構(gòu)造系統(tǒng)，在進(jìn)行項(xiàng)目調(diào)試和實(shí)驗(yàn)時(shí)，采用構(gòu)造的紅外相機(jī)輸出信號(hào)，提供給后續(xù)圖像處理等系統(tǒng)作為數(shù)據(jù)源，在進(jìn)行實(shí)際的跟蹤任務(wù)時(shí)再開(kāi)啟紅外相機(jī)。設(shè)計(jì)的基于FPGA的紅外相機(jī)時(shí)序構(gòu)造系統(tǒng)輸出的信號(hào)時(shí)序與真實(shí)的紅外相機(jī)輸出時(shí)序保持一致，輸出的像素值數(shù)據(jù)采用漸變數(shù)，可以作為圖像傳輸系統(tǒng)、圖像處理等后續(xù)系統(tǒng)的數(shù)據(jù)源，以供其進(jìn)行編程和調(diào)試，調(diào)試成功之后直接將程序應(yīng)用到紅外相機(jī)信號(hào)的傳輸、處理等操作，這樣就省去了程序開(kāi)發(fā)、調(diào)試和驗(yàn)證時(shí)頻繁的啟動(dòng)紅外相機(jī)的過(guò)程，節(jié)省了相機(jī)的開(kāi)機(jī)時(shí)間，同時(shí)也延長(zhǎng)了設(shè)備的使用年限，節(jié)約了項(xiàng)目的開(kāi)發(fā)成本，因此基于FPGA的紅外相機(jī)時(shí)序構(gòu)造系統(tǒng)設(shè)計(jì)具有很強(qiáng)的工程實(shí)踐意義。

2 系統(tǒng)結(jié)構(gòu)設(shè)計(jì)

2.1 硬件平臺(tái)結(jié)構(gòu)設(shè)計(jì)

基于FPGA的紅外相機(jī)時(shí)序構(gòu)造系統(tǒng)硬件平臺(tái)主要包括電平轉(zhuǎn)換單元、FPGA邏輯設(shè)計(jì)單元、時(shí)鐘處理單元以及串口數(shù)據(jù)收發(fā)單元等，其中FPGA邏輯設(shè)計(jì)單元是設(shè)計(jì)的核心，實(shí)現(xiàn)系統(tǒng)的時(shí)序配置和邏輯控制，圖1給出系統(tǒng)硬件平臺(tái)設(shè)計(jì)框圖。

圖1 紅外相機(jī)時(shí)序構(gòu)造系統(tǒng)硬件平臺(tái)設(shè)計(jì)框圖Fig.1 Hardware structure diagram of the IR camera sequence construction design

如圖1所示，晶振時(shí)鐘OS＿CLK為系統(tǒng)提供輸入時(shí)鐘信號(hào)，由FPGA內(nèi)嵌的PLL對(duì)其進(jìn)行處理，產(chǎn)生系統(tǒng)的工作時(shí)鐘信號(hào)。串行數(shù)據(jù)輸入電平轉(zhuǎn)換芯片采用MAX3071，將RS422電平格式信號(hào)轉(zhuǎn)為L(zhǎng)VTTL電平格式信號(hào)，提供給FPGA。相機(jī)信號(hào)接收芯片采用DS90CR288，將相機(jī)輸出的CameraLink電平格式信號(hào)轉(zhuǎn)換為L(zhǎng)VTTL電平格式信號(hào)，提供給FPGA進(jìn)行時(shí)序測(cè)量，時(shí)序測(cè)量完成之后FPGA編程構(gòu)造紅外相機(jī)信號(hào)，代替紅外相機(jī)作為數(shù)據(jù)源，提供給后續(xù)圖像處理等系統(tǒng)，這樣在調(diào)試過(guò)程中就可以不再啟動(dòng)紅外相機(jī)了。FPGA邏輯設(shè)計(jì)單元是整個(gè)系統(tǒng)設(shè)計(jì)的核心，實(shí)現(xiàn)所有的時(shí)序配置和邏輯控制，通過(guò)FPGA編程可以實(shí)現(xiàn)紅外相機(jī)時(shí)序的詳細(xì)測(cè)量和記錄、時(shí)序構(gòu)造信號(hào)的輸出以及所有外圍芯片的邏輯控制等，F(xiàn)PGA芯片采用EP2C5－T144I8。相機(jī)構(gòu)造信號(hào)發(fā)送芯片采用DS90－CR287，將FPGA輸出的LVTTL電平格式信號(hào)轉(zhuǎn)換為CameraLink電平格式信號(hào)，提供給圖像處理等后續(xù)單元。串行數(shù)據(jù)輸入電平轉(zhuǎn)換芯片采用MAX3071，將LVTTL電平格式信號(hào)轉(zhuǎn)為RS422電平格式信號(hào)，提供給后續(xù)系統(tǒng)。

2.2 FPGA邏輯結(jié)構(gòu)設(shè)計(jì)

基于FPGA的相機(jī)時(shí)序構(gòu)造設(shè)計(jì)中，F(xiàn)PGA是整個(gè)設(shè)計(jì)的核心器件，如圖1所示，F(xiàn)PGA邏輯設(shè)計(jì)中包括PLL模塊、時(shí)序測(cè)量／記錄模塊、場(chǎng)同步信號(hào)FVAL產(chǎn)生模塊、行同步信號(hào)LVAL產(chǎn)生模塊、數(shù)據(jù)有效信號(hào)DVAL產(chǎn)生模塊以及漸變數(shù)據(jù)信號(hào)DATA產(chǎn)生模塊。

PLL模塊對(duì)輸入的晶振時(shí)鐘OS＿CLK進(jìn)行倍頻／分頻等處理，得到構(gòu)造的像素時(shí)鐘信號(hào)CLK。時(shí)序測(cè)量／記錄模塊接收真實(shí)紅外相機(jī)的輸出信號(hào)，采用FPGA編程和SignalTap工具相結(jié)合的方法對(duì)相機(jī)的時(shí)序進(jìn)行詳細(xì)測(cè)量，并記錄形成相機(jī)時(shí)序文件，作為模擬時(shí)序產(chǎn)生的依據(jù)。場(chǎng)同步信號(hào)產(chǎn)生模塊（FVAL＿M(jìn)AKE MODULE）以時(shí)序記錄文件為依據(jù)，編程實(shí)現(xiàn)場(chǎng)同步信號(hào)輸出。行同步信號(hào)產(chǎn)生模塊（LVAL＿M(jìn)AKE MODULE）以時(shí)序記錄文件為依據(jù)，編程實(shí)現(xiàn)行同步信號(hào)的輸出。數(shù)據(jù)有效信號(hào)產(chǎn)生模塊（DVAL＿M(jìn)AKE MODULE）以時(shí)序記錄文件為依據(jù)，編程實(shí)現(xiàn)數(shù)據(jù)有效信號(hào)的輸出。像素值信號(hào)即漸變數(shù)據(jù)產(chǎn)生模塊（DATA＿M(jìn)AKE＿M(jìn)ODULE）通過(guò)編程實(shí)現(xiàn)在行有效的情況下輸出漸變數(shù)據(jù)，代替真實(shí)的像素值。

3 軟件設(shè)計(jì)

基于FPGA的紅外相機(jī)時(shí)序構(gòu)造系統(tǒng)的軟件設(shè)計(jì)主要實(shí)現(xiàn)了真實(shí)紅外相機(jī)時(shí)序的詳細(xì)測(cè)量及記錄，時(shí)鐘信號(hào)的處理以及根據(jù)測(cè)量得到的時(shí)序構(gòu)造與真實(shí)相機(jī)時(shí)序一致的時(shí)序信號(hào)。

3.1 時(shí)序測(cè)量及記錄

真實(shí)相機(jī)時(shí)序的測(cè)量是進(jìn)行基于FPGA的紅外相機(jī)時(shí)序構(gòu)造的前提，測(cè)量產(chǎn)生的時(shí)序記錄文件是進(jìn)行后續(xù)時(shí)序構(gòu)造程序的基礎(chǔ)。圖2以某紅外相機(jī)的時(shí)序測(cè)量為例，給出經(jīng)過(guò)時(shí)序測(cè)量后得到的時(shí)序記錄文件示意圖。

圖2 某紅外相機(jī)時(shí)序記錄文件Fig.2 Sequence record file of an IR camera

如圖2所示，相機(jī)的時(shí)序記錄文件包括了像素時(shí)鐘信號(hào)CLK、場(chǎng)同步信號(hào)FVAL、行同步信號(hào)LVAL以及數(shù)據(jù)有效信號(hào)DVAL的相關(guān)信息。像素時(shí)鐘信號(hào)CLK由示波器測(cè)量得到，圖中相機(jī)像素時(shí)鐘為頻率40MHz，占空比1∶1的連續(xù)信號(hào)。場(chǎng)同步信號(hào)FVAL包括場(chǎng)周期FT和場(chǎng)有效時(shí)間FV，場(chǎng)周期信號(hào)可以由示波器測(cè)得，圖中場(chǎng)周期時(shí)間FT＝20ms，場(chǎng)有效時(shí)間FV＝10.30ms。行同步信號(hào)LVAL的測(cè)量需要采用FPGA編程和SignalTap工具結(jié)合測(cè)得，需要給出的行同步信息包括一場(chǎng)圖像中包含的有效行數(shù)、行有效時(shí)間LV、行消隱時(shí)間LN、起始行信號(hào)距離場(chǎng)起始信號(hào)的時(shí)間P1以及結(jié)束行信號(hào)距離場(chǎng)結(jié)束信號(hào)的時(shí)間P2，圖2中可見(jiàn)一場(chǎng)包含512行有效數(shù)據(jù)，LV＝640×CLK，LN＝160×CLK，P1＝P2＝100×CLK。數(shù)據(jù)有效信號(hào)DVAL的測(cè)量也需要采用FPGA編程和SignalTap工具結(jié)合測(cè)得，DVAL時(shí)序一般與LVAL信號(hào)時(shí)序相同。

3.2 時(shí)序構(gòu)造

相機(jī)的時(shí)序構(gòu)造是在已知相機(jī)時(shí)序文件的基礎(chǔ)上，構(gòu)造與其時(shí)序一致的輸出信號(hào)，在進(jìn)行調(diào)試等工作時(shí)，作為數(shù)據(jù)源提供給圖像傳輸、圖像處理等后續(xù)系統(tǒng)，以節(jié)省紅外相機(jī)的實(shí)際開(kāi)機(jī)時(shí)間。

圖3 基于FPGA的時(shí)序構(gòu)造流程圖Fig.3 Flow chart of the sequence conformation based on FPGA

時(shí)序構(gòu)造軟件設(shè)計(jì)中，首先采用FPGA內(nèi)嵌的鎖相環(huán)模塊PLL對(duì)輸入的晶振時(shí)鐘OS＿CLK進(jìn)行處理，得到構(gòu)造的像素時(shí)鐘信號(hào)CLK；接著根據(jù)時(shí)序記錄文件中場(chǎng)同步周期FT及場(chǎng)有效時(shí)間FV，對(duì)時(shí)鐘信號(hào)進(jìn)行計(jì)數(shù)處理，得到模擬的場(chǎng)同步信號(hào)FVAL；之后根據(jù)記錄文件中P1／P2／LV／LN的計(jì)數(shù)值以及一行中包含的有效行數(shù)，以FVAL為基準(zhǔn)，編程實(shí)現(xiàn)模擬的行同步信號(hào)LVAL的輸出；之后根據(jù)數(shù)據(jù)記錄文件構(gòu)造數(shù)據(jù)有效信號(hào)DVAL，一般情況下，DVAL信號(hào)與LVAL信號(hào)是相同的；最后在LVAL信號(hào)有效的情況下輸出漸變數(shù)，代替相機(jī)輸出的像素值。圖3給出基于FPGA的時(shí)序構(gòu)造軟件流程圖。

在時(shí)序構(gòu)造程序設(shè)計(jì)中，所有的測(cè)量值都以參數(shù)的形式在FPGA程序中體現(xiàn)，這樣對(duì)于不同的相機(jī)只要根據(jù)時(shí)序記錄文件修改相應(yīng)的參數(shù)值即可，不用修改程序段，因此程序具有很強(qiáng)的可移植性。

3.3 具體程序設(shè)計(jì)

根據(jù)圖3所示的時(shí)序構(gòu)造軟件流程圖，程序設(shè)計(jì)主要包括時(shí)鐘信號(hào)CLK產(chǎn)生模塊、場(chǎng)同步信號(hào)FVAL產(chǎn)生模塊、行同步信號(hào)LVAL產(chǎn)生模塊、數(shù)據(jù)有效信號(hào)DVAL產(chǎn)生模塊、漸變數(shù)據(jù)DATA產(chǎn)生模塊以及SignalTap時(shí)序驗(yàn)證模塊等。由于篇幅原因，這里以場(chǎng)同步信號(hào)FVAL產(chǎn)生模塊為例，給出程序的具體設(shè)計(jì)。

首先根據(jù)輸入時(shí)鐘信號(hào)產(chǎn)生像素時(shí)鐘信號(hào)，外部的輸入時(shí)鐘OS＿CLK頻率為50MHz，圖2所示時(shí)序文件中相機(jī)像素時(shí)鐘為40M，采用內(nèi)部鎖相環(huán)模塊PLL對(duì)OS＿CLK進(jìn)行除5乘4處理，產(chǎn)生40M的像素時(shí)鐘。圖2所示，場(chǎng)同步信號(hào)FVAL周期為20ms，場(chǎng)同步有效時(shí)間約10.3 ms，根據(jù)公式（1）和公式（2）可以得到FT包括的時(shí)鐘周期數(shù)K1和FV包括的時(shí)鐘周期數(shù)K2。

式中：K1為場(chǎng)同步周期FT包括的時(shí)鐘周期數(shù)，F(xiàn)T為場(chǎng)同步周期，TCLK為時(shí)鐘周期；K2為場(chǎng)同步有效FV包括的時(shí)鐘周期數(shù)，LV為行同步有效長(zhǎng)度（及包括的時(shí)鐘個(gè)數(shù)），LN為行消隱長(zhǎng)度，Lnum為一場(chǎng)包括的行數(shù)，P1為行起始距離場(chǎng)起始的長(zhǎng)度，P2為行結(jié)束距離場(chǎng)結(jié)束的長(zhǎng)度。這樣計(jì)算得到場(chǎng)信號(hào)FT包括（20×106）／25＝800000個(gè)時(shí)鐘周期，場(chǎng)同步有效FV包括（640＋160）×511＋640＋1000＋1 000＝411 440個(gè)時(shí)鐘周期。根據(jù)如上計(jì)算，可以通過(guò)編程對(duì)時(shí)鐘信號(hào)進(jìn)行精確計(jì)數(shù)，使得場(chǎng)同步信號(hào)持續(xù)800000個(gè)時(shí)鐘周期，場(chǎng)同步有效持續(xù)411 440個(gè)時(shí)鐘周期，場(chǎng)同步無(wú)效持續(xù)388 560個(gè)時(shí)鐘周期。以場(chǎng)同步FVAL構(gòu)造為例，給出如下程序段設(shè)計(jì)。

以上程序通過(guò)計(jì)數(shù)的方式實(shí)現(xiàn)了場(chǎng)同步信號(hào)FVAL的構(gòu)造，行同步LVAL、數(shù)據(jù)有效信號(hào)DVAL等信號(hào)的構(gòu)造程序與場(chǎng)同步信號(hào)FVAL的構(gòu)造程序結(jié)構(gòu)基本相同。

4 時(shí)序驗(yàn)證及實(shí)驗(yàn)

4.1 時(shí)序驗(yàn)證

按圖3所示的流程圖進(jìn)行時(shí)序構(gòu)造程序設(shè)計(jì)，輸出模擬的相機(jī)時(shí)序信號(hào)，之后，要進(jìn)行時(shí)序驗(yàn)證，若構(gòu)造的時(shí)序信號(hào)與時(shí)序文件一致，則證明輸出的信號(hào)時(shí)序正確，可以提供給后續(xù)的圖像傳輸、圖像處理等系統(tǒng)作為數(shù)據(jù)源。時(shí)序驗(yàn)證的方法是對(duì)輸出的信號(hào)進(jìn)行實(shí)際測(cè)量，與時(shí)序文件進(jìn)行比較，場(chǎng)同步信號(hào)FVAL采用示波器測(cè)量，其他信號(hào)采用SignalTap工具回采的方法進(jìn)行測(cè)量。圖4給出采用SignalTap工具對(duì)構(gòu)造的時(shí)序信號(hào)進(jìn)行驗(yàn)證的視頻截圖。

圖4 采用SignalTap工具驗(yàn)證時(shí)序構(gòu)造信號(hào)Fig.4 Using SignalTap tool to validate the sequence construction signal

圖4給出采用SignalTap工具驗(yàn)證時(shí)序構(gòu)造信號(hào)的效果圖，SignalTap文件以輸出的時(shí)鐘信號(hào)CLK為全局采樣時(shí)鐘，對(duì)輸出的場(chǎng)同步信號(hào)FVAL、行同步信號(hào)LVAL以及數(shù)據(jù)有效信號(hào)DVAL進(jìn)行測(cè)試。圖4（a）顯示出輸出的行同步信號(hào)起始位置距離場(chǎng)同步信號(hào)起始位置參數(shù)P1為1 000個(gè)時(shí)鐘周期；圖4（b）顯示出行同步信號(hào)有效參數(shù)LV為640個(gè)時(shí)鐘周期，行同步消隱參數(shù)LN為160個(gè)時(shí)鐘周期；圖4（c）顯示出行同步結(jié)束位置距離場(chǎng)同步信號(hào)結(jié)束位置參數(shù)P2為1 000個(gè)時(shí)鐘周期。由圖4可知，輸出的構(gòu)造信號(hào)時(shí)序與圖2的時(shí)序記錄文件完全一致，時(shí)序構(gòu)造程序設(shè)計(jì)正確。

4.2 實(shí)驗(yàn)

在驗(yàn)證了時(shí)序構(gòu)造程序正確的基礎(chǔ)上，對(duì)輸出的構(gòu)造相機(jī)信號(hào)進(jìn)行采集實(shí)驗(yàn)，實(shí)驗(yàn)組成框圖如圖5所示。如圖5所示，試驗(yàn)中，相機(jī)信號(hào)輸入時(shí)序構(gòu)造板，進(jìn)行時(shí)序測(cè)量，根據(jù)紅外相機(jī)的真實(shí)時(shí)序構(gòu)造與其時(shí)序一致的信號(hào)，輸出給圖像采集卡，圖像采集卡對(duì)構(gòu)造的時(shí)序信號(hào)進(jìn)行采集，將圖像顯示在顯示器上。

圖5 構(gòu)造信號(hào)采集實(shí)驗(yàn)結(jié)構(gòu)框圖Fig.5 Experiment structure map of the construction signal collection

圖6給出采集得到的顯示圖像。

時(shí)序構(gòu)造板卡輸出的場(chǎng)同步FVAL、行同步LVAL、數(shù)據(jù)有效DVAL及像素時(shí)鐘CLK信號(hào)與相機(jī)的時(shí)序完全一致，像素值用漸變數(shù)代替。

圖6（a）可以看出圖像穩(wěn)定顯示，由于像素值是漸變數(shù)據(jù)，因此圖像亮度也是漸變的，圖像幀頻顯示為50Hz，靶面尺寸顯示640×512；圖6（b）采用Pixel Viewer工具顯示虛線框區(qū)域的像素值，可以看出像素值為穩(wěn)定的漸變數(shù)值。實(shí)驗(yàn)證明：基于FPGA的時(shí)序構(gòu)造板卡輸出時(shí)序與相機(jī)時(shí)序完全一致，可以作為數(shù)據(jù)源提供給后續(xù)系統(tǒng)，在調(diào)試時(shí)代替紅外相機(jī)，以減少其開(kāi)機(jī)時(shí)間。

圖6 時(shí)序構(gòu)造板圖像輸出采集效果圖Fig.6 Collected image of the sequence construction board

5 結(jié) 論

基于FPGA的相機(jī)時(shí)序構(gòu)造設(shè)計(jì)按照測(cè)量所得的紅外相機(jī)時(shí)序文件，構(gòu)造與相機(jī)時(shí)序信號(hào)完全一致的信號(hào)，為圖像傳輸、圖像處理等后續(xù)系統(tǒng)提供數(shù)據(jù)源，以進(jìn)行調(diào)試和實(shí)驗(yàn)工作。實(shí)驗(yàn)以某紅外相機(jī)為例，構(gòu)造幀頻為50Hz，像素時(shí)鐘為40M，靶面尺寸為640×512，像素值為漸變數(shù)的輸出信號(hào)，并進(jìn)行圖像采集。實(shí)驗(yàn)表明：采用構(gòu)造的相機(jī)信號(hào)作為信號(hào)源可以滿足圖像傳輸、圖像處理等系統(tǒng)的調(diào)試和實(shí)驗(yàn)要求，效果良好。在調(diào)試實(shí)驗(yàn)中采用構(gòu)造的信號(hào)源代替實(shí)際的紅外相機(jī)，大量減少了紅外相機(jī)的開(kāi)機(jī)時(shí)間，為項(xiàng)目節(jié)約成本，因此設(shè)計(jì)具有實(shí)際的工程應(yīng)用價(jià)值。

［1］ 熊文彬，蔣泉，曲建軍，等.基于FPGA實(shí)現(xiàn)的視頻顯示系統(tǒng)［J］.液晶與顯示，2011，26（1）：92－95.Xiong W B，Jiang Q，Qu J J，et al.Video display system based on FPGA ［J］.Chinese Journal of Liquid Crystals and Displays，2011，26（1）：92－95.（in Chinese）

［2］ 孫航，馮強(qiáng)，韓紅霞.基于FPGA的紅外序列圖像動(dòng)態(tài)壓縮顯示［J］.液晶與顯示，2011，26（8）：551－554.Sun H，F(xiàn)eng Q，Han H X.Infrared sequence image dynamic compression display based on FPGA ［J］.Chinese Journal of Liquid Crystals and Displays，2011，26（8）：551－554.（in Chinese）

［3］ 宋振豐，李巖，于洋.數(shù)字圖像注入式紅外目標(biāo)捕獲跟蹤訓(xùn)練仿真［J］.中國(guó)光學(xué)與應(yīng)用光學(xué)，2010，13（2）：194－200.Song Z F，Li Y，Yu Y.Simulation for IR capturing and tracking train based on digital image injection［J］.Chinese Journal of Optics and Applied Optics，2010，13（2）：194－200.（in Chinese）

［4］ 李滿良，吳欽章.光電經(jīng)緯儀CCD曝光中心測(cè)量系統(tǒng)的設(shè)計(jì)［J］.光學(xué)精密工程，2013，21（5）：1304－1310.Li M L，Wu Q Z.CCD exposure center measuring system for photoelectric theodolite［J］.Opics and Precision Engineering，2013，21（5）：1304－1310.（in Chinese）

［5］ 許文海，吳厚德.超高分辨率CCD成像系統(tǒng)的設(shè)計(jì)［J］.光學(xué)精密工程，2012，20（7）：1603－1610.Xu W H，Wu H D.Design of ultra－h(huán)igh resolution CCD imaging systems［J］.Opics and Precision Engineering，2012，20（7）：1603－1610.（in Chinese）

［6］ 冉峰，楊輝，黃舒平.面陣CCD彩色視頻圖像實(shí)時(shí)采集系統(tǒng)的設(shè)計(jì)［J］.光學(xué)精密工程，2010，18（1）：273－280.Ran F，Yang H，Huang S P.Design of real－time color video capture system for area array CCD ［J］.Opics and Precision Engineering，2010，18（1）：273－280.（in Chinese）

［7］ Levine P A，Saucer D J，Shallcross F V.High frame rata multi－port CCD Image and camera［J］.SPIE，1992，1952：257－267.

［8］ LIX Z，YU Z Y，SHANG F.Multifunction image target generator［J］.Experimental Technology and Management，2002，19（4）：36－37.