基于混合介質(zhì)的同軸-環(huán)形TSV 傳輸特性分析

楊賀,張立文,楊陳,王金嬋,曹磊

(河南科技大學(xué) 電氣工程學(xué)院,河南 洛陽(yáng) 471023)

隨著系統(tǒng)復(fù)雜度和集成密度的增加,迫切需要提高集成系統(tǒng)中不同芯片互連的傳輸性能,而硅通孔(Through Silicon Via,TSV)是實(shí)現(xiàn)三維集成的關(guān)鍵技術(shù)之一。在三維集成電路系統(tǒng)中,從TSV 到相鄰TSV、互連線或有源區(qū)域的耦合噪聲不可忽略,TSV互連的耦合噪聲和信號(hào)損耗是設(shè)計(jì)的關(guān)鍵問(wèn)題,需要仔細(xì)建模和表征[1-3]。目前,圓柱形TSV、環(huán)形TSV、錐形TSV、同軸TSV 等不同的TSV 結(jié)構(gòu)得到廣泛應(yīng)用。由于環(huán)形TSV 能減小金屬導(dǎo)體與硅襯底之間熱失配,提高三維集成電路熱應(yīng)力可靠性[4-5]。同軸形TSV 結(jié)構(gòu)可以有效地降低損耗和耦合噪聲,同時(shí)減小所引入的熱應(yīng)力和KOZ(Keep-Out-Zone),提高熱機(jī)械性能[6-8]。而同軸-環(huán)形TSV(Coaxial -Annular Through Silicon Via,CA-TSV)結(jié)構(gòu)同時(shí)具備兩者優(yōu)勢(shì),在超高密度集成電路中有很大應(yīng)用前景。

TSV 結(jié)構(gòu)在穿過(guò)襯底介質(zhì)以及其他介質(zhì)網(wǎng)絡(luò)時(shí),信號(hào)會(huì)有不同程度的衰減,填充介質(zhì)種類也會(huì)對(duì)傳輸損耗(S11、S21)與耦合串?dāng)_產(chǎn)生影響,影響信號(hào)的完整性[9-17]。Chen 等[10-11]研究發(fā)現(xiàn)BCB 及Air 介質(zhì)層圓柱TSV 相比傳統(tǒng)SiO2介質(zhì)層,相鄰TSV 泄漏電流、電容密度均大幅減小;Salah 等[12]對(duì)比了圓柱形TSV、同軸TSV 以及空氣隙同軸TSV 結(jié)構(gòu)三者的性能,發(fā)現(xiàn)空氣隙同軸TSV 降低寄生電容和功耗的作用更明顯;Qian 等[13]研究發(fā)現(xiàn)內(nèi)Si 外BCB 介質(zhì)CA-TSV 的S21比同軸型TSV 結(jié)構(gòu)更大,且抗噪聲能力相當(dāng)。隨著研究的深入,Curran 等[14-15]研究發(fā)現(xiàn)“Si-BCB-Si” 混合介質(zhì)層同軸TSV 的S12參數(shù)隨著中間BCB 介質(zhì)尺寸減小而增大,并對(duì)RLCG(Resistance -Inductance -Capacitance-Conductance)參數(shù)進(jìn)行了準(zhǔn)確提取;丁英濤等[16]提出了一種“Si-BCB-Si” 混合介質(zhì)類同軸TSV 結(jié)構(gòu),并對(duì)其傳輸損耗進(jìn)行優(yōu)化分析;楊銀堂等[17]提出了一種“BCB-Air” 混合介質(zhì)同軸TSV 結(jié)構(gòu),相比傳統(tǒng)同軸型TSV 陣列,其耦合串?dāng)_減小,但損耗增大。目前對(duì)于混合介質(zhì)TSV 的研究主要集中在同軸TSV 結(jié)構(gòu)。而CA-TSV 作為一種新的TSV 結(jié)構(gòu),目前對(duì)其研究主要圍繞在熱機(jī)械特性和電學(xué)特性[6,18-20],對(duì)混合介質(zhì)CA-TSV 的傳輸特性研究鮮有報(bào)道。

為了進(jìn)一步提高CA-TSV 傳輸性能,本文針對(duì)外層為混合介質(zhì)的CA-TSV 傳輸特性展開(kāi)研究,首先對(duì)CA-TSV 內(nèi)外層介質(zhì)材料對(duì)傳輸損耗及串?dāng)_的影響進(jìn)行分析,以此為基礎(chǔ),提出了一種新型“BCB-Si-BCB”混合介質(zhì)CA-TSV 結(jié)構(gòu),并對(duì)混合介質(zhì)尺寸及配比對(duì)CA-TSV 單管傳輸損耗與串?dāng)_的影響進(jìn)行了研究,得到一種低串?dāng)_且傳輸損耗較低的混合介質(zhì)配比,將模型尺寸放大發(fā)現(xiàn)結(jié)果不變。最后,對(duì)混合介質(zhì)CA-TSV 模型的RLCG 參數(shù)進(jìn)行提取,并建立等效電路模型,代入ADS 中得到S11、S21參數(shù),并與HFSS 仿真結(jié)果進(jìn)行對(duì)比,擬合效果良好證明了理論模型正確性。

1 CA-TSV 內(nèi)外介質(zhì)種類對(duì)S 參數(shù)影響

1.1 CA-TSV 模型參數(shù)

CA-TSV 模型如圖1 所示。其中圖1(a)是內(nèi)外單一種類介質(zhì)CA-TSV 截面圖,模型尺寸見(jiàn)表1,硅襯底電導(dǎo)率為10 S/m。

表1 CA-TSV 尺寸參數(shù)Tab.1 CA-TSV size parameters

圖1 兩種CA-TSV 模型橫截面圖。(a) 內(nèi)外單一介質(zhì)CA-TSV;(b) 外層為混合介質(zhì)CA-TSVFig.1 The cross-sections of two CA-TSV models.(a) CA-TSV with internal and outer single dielectric layer;(b) CA-TSV with outer mixed dielectric layer

1.2 CA-TSV 內(nèi)外層介質(zhì)種類對(duì)S 參數(shù)影響

1.2.1 內(nèi)部介質(zhì)種類對(duì)S參數(shù)影響

固定外層介質(zhì)為Si,將內(nèi)部介質(zhì)種類分別設(shè)為BCB、SiO2、Si(相對(duì)介電常數(shù)分別為2.6,4.0,11.9),在HFSS 中進(jìn)行仿真,仿真頻段設(shè)為0.1～100 GHz、步長(zhǎng)設(shè)為0.1 GHz,仿真精度設(shè)為0.02 dB,仿真結(jié)果如圖2。顯然,內(nèi)層介質(zhì)種類對(duì)CA-TSV 的插入損耗與回波損耗無(wú)影響;內(nèi)層介質(zhì)種類對(duì)串?dāng)_影響也相對(duì)較小,且相對(duì)介電常數(shù)越低、絕緣性越好的材料串?dāng)_越小,這是由于內(nèi)部介質(zhì)與銅環(huán)導(dǎo)體直接接觸,漏電流通過(guò)介質(zhì)層流入RDL 層,且介質(zhì)相對(duì)介電常數(shù)越小其抑制漏電流的能力越強(qiáng),耦合到襯底的噪聲越小,串?dāng)_越小。因此本文選擇介電常數(shù)相對(duì)較小的BCB 介質(zhì)作為CA-TSV 結(jié)構(gòu)的內(nèi)層介質(zhì)。進(jìn)一步對(duì)比發(fā)現(xiàn),100 GHz 頻點(diǎn)處遠(yuǎn)端串?dāng)_和近端串?dāng)_相差小于0.1 dB,相差很小。

圖2 內(nèi)層介質(zhì)種類對(duì)S 參數(shù)的影響。(a) S11;(b) S21;(c) S31;(d) S41Fig.2 Influence of internal dielectric layer type on S parameters.(a) S11;(b) S21;(c) S31;(d) S41

1.2.2 外層介質(zhì)種類對(duì)S參數(shù)影響

內(nèi)層介質(zhì)設(shè)置為BCB,外層介質(zhì)種類分別設(shè)為BCB、SiO2、Si 介質(zhì),通過(guò)HFSS 仿真得S參數(shù)結(jié)果如圖3 所示。由圖3 可知外層介質(zhì)相對(duì)介電常數(shù)越低,S11越小、S21越大,傳輸損耗越小。這是因?yàn)椴捎孟鄬?duì)介電常數(shù)小的BCB 作為外層介質(zhì)時(shí),信號(hào)與接地銅環(huán)之間的耦合電容最小,因而相比于SiO2、Si 介質(zhì),其傳輸損耗最小。從圖3 發(fā)現(xiàn),外層介質(zhì)相對(duì)介電常數(shù)越大,串?dāng)_抑制能力越強(qiáng),串?dāng)_越小。顯然,外層介質(zhì)為Si 時(shí)串?dāng)_最小,且BCB 與SiO2相對(duì)介電常數(shù)較低,抑制漏電流能力都很強(qiáng),因而在0.1～50 GHz 范圍串?dāng)_幾乎相等,隨著頻率增大,串?dāng)_差值逐漸增大,100 GHz 相差約0.69 dB。進(jìn)一步對(duì)比發(fā)現(xiàn),100 GHz頻點(diǎn)處遠(yuǎn)端串?dāng)_和近端串?dāng)_相差很小,約0.24 dB。結(jié)合圖2 分析可知,內(nèi)外層介質(zhì)種類不同時(shí),CA-TSV遠(yuǎn)端串?dāng)_和近端串?dāng)_相差很小,為了方便,后面討論串?dāng)_時(shí),遠(yuǎn)端串?dāng)_曲線不再展示。

圖3 CA-TSV 外層介質(zhì)種類對(duì)S 參數(shù)的影響。(a) S11;(b) S21;(c) S31;(d) S41Fig.3 Influence of CA-TSV outer dielectric layer type on S-parameters.(a) S11;(b) S21;(c) S31;(d) S41

由圖3 分析可知,外層單一種類介質(zhì)CA-TSV 傳輸損耗減小(S11減小、S21增大)的同時(shí),陣列串?dāng)_會(huì)增大,兩者不可兼顧。且CA-TSV 外層介質(zhì)寄生電容大小直接決定S11、S21的大小;而寄生電容與銅導(dǎo)體泄漏電流同時(shí)作用影響CA-TSV 之間的串?dāng)_。結(jié)合CATSV 寄生電容提取公式可知,內(nèi)外銅導(dǎo)體之間寄生電容受到外層介質(zhì)相對(duì)介電常數(shù)與內(nèi)外徑比值(介質(zhì)尺寸)的調(diào)控,因此對(duì)外層介質(zhì)合理選擇十分重要。

2 混合介質(zhì)CA-TSV 傳輸損耗及串?dāng)_研究

2.1 混合介質(zhì)CA-TSV 模型及其傳輸損耗

由于外層單一種類介質(zhì)填充時(shí),當(dāng)信號(hào)損耗最小時(shí)對(duì)應(yīng)陣列串?dāng)_最大,反之亦然,信號(hào)損耗與串?dāng)_兩者性能不可兼顧,綜合考慮漏電流影響與結(jié)構(gòu)可靠性,為使CA-TSV 能在TSV 陣列中表現(xiàn)出更好的傳輸性能,本文提出一種新型“BCB-Si-BCB” 外層混合介質(zhì)CA-TSV 結(jié)構(gòu)(如圖1(b)所示),即內(nèi)外銅導(dǎo)體之間采用外層BCB 包裹Si 的混合介質(zhì)結(jié)構(gòu),整個(gè)模型由內(nèi)到外依次為BCB-銅-BCB-Si-BCB-銅-SiO2層。

通過(guò)HFSS 仿真軟件,對(duì)提出的“BCB-Si-BCB”混合介質(zhì)CA-TSV 傳輸性能進(jìn)行仿真,并與純Si 介質(zhì)、純BCB 介質(zhì)、“SiO2-Si-SiO2” 混合介質(zhì)、“Si-BCB-Si” 混合介質(zhì)CA-TSV 的傳輸損耗S11與S21值進(jìn)行對(duì)比,如圖4 所示,這里設(shè)定“BCB-Si-BCB” 混合介質(zhì)CA-TSV 外層混合介質(zhì)尺寸比為Win∶WSi∶Wo=1 ∶1 ∶1。由圖4 綜合分析可知,外層采用純Si 介質(zhì)的傳輸損耗最大,100 GHz 頻點(diǎn)處,純Si 介質(zhì)S11最大-2.167 dB、S21最小-5.765 dB;兩邊加入SiO2變成混合介質(zhì)層后S11值為-5.283 dB、S21值為-1.713 dB,傳輸損耗大幅降低,此結(jié)論不受混合介質(zhì)尺寸比的影響,也明顯優(yōu)于“Si-BCB-Si” 混合介質(zhì)的傳輸損耗;若采用相對(duì)介電常數(shù)更小的BCB 替換SiO2層后S11、S21參數(shù)再次得到較大優(yōu)化,S11值為-7.504 dB、S21值為-0.922 dB,此結(jié)論同樣不受混合介質(zhì)尺寸比的影響;相比于傳輸損耗最低的純BCB 填充的CA-TSV 結(jié)構(gòu),兩者S11值相差約2.2 dB、S21值僅相差約0.41 dB。另外,從圖3 可以看出純BCB 介質(zhì)填充時(shí)串?dāng)_最大,可知相比于除純BCB 介質(zhì)CA-TSV 結(jié)構(gòu)以外的其他類型介質(zhì)填充的CA-TSV 結(jié)構(gòu),本文提出的“BCB-Si-BCB” 混合介質(zhì)CA-TSV 結(jié)構(gòu)傳輸損耗更低,傳輸性能更優(yōu)。

圖4 混合介質(zhì)CA-TSV 傳輸損耗分析。(a) S11;(b) S21Fig.4 Analysis of transmission loss of CA-TSV with outer mixed dielectric layer.(a) S11;(b) S21

2.2 混合介質(zhì)尺寸及配比對(duì)CA-TSV 的S 參數(shù)影響

將“BCB-Si-BCB” 混合介質(zhì)結(jié)構(gòu)中高阻硅尺寸WSi固定不變,改變兩側(cè)BCB 介質(zhì)尺寸進(jìn)行分析,研究混合介質(zhì)尺寸及配比對(duì)回波損耗S11與插入損耗S21的影響,將高阻硅尺寸WSi設(shè)置為0.9 μm,分別控制兩側(cè)BCB 介質(zhì)尺寸從0.3 μm 到0.9 μm 變化,HFSS仿真結(jié)果如圖5 所示。很明顯,固定混合介質(zhì)中心層Si 介質(zhì)尺寸不變,隨著Si 兩側(cè)BCB 尺寸增加,混合介質(zhì)層總尺寸增大,從而使S11遞減、S21遞增,即傳輸損耗減小、傳輸性能提高。

進(jìn)一步對(duì)比發(fā)現(xiàn): 在混合介質(zhì)層總尺寸不變的情況下,Win=0.6 μm、Wo=0.3 μm 時(shí)S11、S21參數(shù)結(jié)果優(yōu)于Win=0.3 μm、Wo=0.6 μm;Win=0.9 μm、Wo=0.3 μm 時(shí)S11、S21參數(shù)結(jié)果優(yōu)于Win=0.3 μm、Wo=0.9 μm;因此,可以推斷當(dāng)混合介質(zhì)總尺寸與中間層Si 尺寸固定的條件下,內(nèi)層BCB 所占比例越高,S11越小、S21越大,即傳輸損耗越小,且S11變化幅度較小在0.4～0.5 dB 之間。

圖6 給出了混合介質(zhì)尺寸及配比對(duì)CA-TSV 結(jié)構(gòu)串?dāng)_的影響,從仿真結(jié)果可知隨著混合介質(zhì)CA-TSV 兩側(cè)BCB 尺寸增大,混合介質(zhì)層總尺寸增加,從混合介質(zhì)層耦合到RDL 層的噪聲增加,串?dāng)_增大;這些正好與圖5中傳輸損耗逐漸減小的變化趨勢(shì)相反。同時(shí)發(fā)現(xiàn),在Win=0.3 μm、Wo=0.3 μm 時(shí)串?dāng)_值最小,100 GHz 時(shí)為-81.914 dB,這時(shí)混合介質(zhì)比為Win∶WSi∶Wo=1 ∶3 ∶1。

圖5 混合介質(zhì)尺寸及配比對(duì)CA-TSV 傳輸損耗的影響。(a) S11;(b) S21Fig.5 Influences of size and proportion of mixed dielectric layer on transmission loss of CA-TSV.(a) S11;(b) S21

圖6 混合介質(zhì)尺寸及配比對(duì)CA-TSV 串?dāng)_的影響Fig.6 Influence of size and proportion of mixed dielectric layer on CA-TSV crosstalk

2.3 不同混合介質(zhì)TSV 結(jié)構(gòu)的串?dāng)_分析

硅通孔是三維集成電路的核心技術(shù),隨著集成度不斷提高,TSV 數(shù)量不斷增加、尺寸間距不斷縮小的同時(shí)信號(hào)間耦合串?dāng)_越加嚴(yán)重,串?dāng)_的加重會(huì)導(dǎo)致高速數(shù)字信號(hào)之間產(chǎn)生碼間串?dāng)_,引起傳輸錯(cuò)誤,從而影響信號(hào)傳輸質(zhì)量。因此一種低串?dāng)_的混合介質(zhì)配比方式顯得尤為重要。根據(jù)前述分析,采用“BCB-Si-BCB” 混合介質(zhì)比Win∶WSi∶Wo=1 ∶3 ∶1 時(shí)的CATSV 結(jié)構(gòu)與純BCB 介質(zhì)CA-TSV 結(jié)構(gòu)及丁英濤等[16]提出的“Si-BCB-Si” 混合介質(zhì)CA-TSV 結(jié)構(gòu)進(jìn)行對(duì)比,同時(shí)將基于“BCB-Si-BCB” 混合的CA-TSV 與同軸型TSV 串?dāng)_進(jìn)行對(duì)比,仿真結(jié)果如圖7(a)所示。由圖7(a)可知“BCB-Si-BCB” 混合介質(zhì)CA-TSV相比其他結(jié)構(gòu),串?dāng)_最低。在100 GHz 頻點(diǎn)處“BCB-Si-BCB” 混合介質(zhì)CA-TSV 相比于同樣混合介質(zhì)的同軸型TSV 串?dāng)_減小了約1.4 dB,也比“Si-BCB-Si”混合介質(zhì)CA-TSV 結(jié)構(gòu)串?dāng)_減小了約1.5 dB,這些結(jié)果表明“BCB-Si-BCB” 混合介質(zhì)CA-TSV 結(jié)構(gòu)模型抑制耦合串?dāng)_能力明顯優(yōu)于其他混合介質(zhì)結(jié)構(gòu)。同時(shí)將表1 中CA-TSV 模型尺寸同比放大一倍,串?dāng)_仿真結(jié)果如圖7(b)所示。很顯然,模型尺寸放大一倍,其仿真結(jié)果與圖7(a)結(jié)論一致,由此可知該模型結(jié)論不受尺寸限制,對(duì)于大尺寸同軸TSV 與CA-TSV 結(jié)構(gòu),同樣可以克服平坦化過(guò)程中內(nèi)部Si 介質(zhì)易斷裂的現(xiàn)象[16]。

圖7 “BCB-Si-BCB” 混合介質(zhì)CA-TSV 串?dāng)_對(duì)比。(a)初始模型;(b)尺寸擴(kuò)大模型Fig.7 CA-TSV crosstalk comparison of BCB-Si-BCB mixed dielectric layer.(a) Initial model;(b) Size expansion model

3 混合介質(zhì)CA-TSV 電路模型及驗(yàn)證

3.1 混合介質(zhì)CA-TSV 等效電路模型

根據(jù)圖1(b)所示的“BCB-Si-BCB” 混合介質(zhì)CA-TSV 截面圖,建立如圖8 所示“BCB-Si-BCB”混合介質(zhì)CA-TSV 的單位長(zhǎng)度等效電路模型?；贜dip 等提出的圓柱形TSV 寄生參數(shù)提取的改進(jìn)方法[15]及CA-TSV 寄生電阻參數(shù)提取的方法[13-14,19],綜合考慮集膚效應(yīng)和鄰近效應(yīng)的影響,對(duì)單位長(zhǎng)度混合介質(zhì)CA-TSV 等效電路模型RLCG 參數(shù)進(jìn)行提取,得出了如下適應(yīng)本文提出的混合介質(zhì)CA-TSV 結(jié)構(gòu)寄生參數(shù)提取方程。

圖8 混合介質(zhì)CA-TSV 等效電路模型Fig.8 Equivalent circuit model of CA-TSV with outer mixed dielectric layer

混合介質(zhì)CA-TSV 內(nèi)外銅導(dǎo)體的電阻R由公式(1)計(jì)算:

式中:r1=r0+WCu,為信號(hào)銅導(dǎo)體外半徑;r2=r1+Wox,為接地銅導(dǎo)體內(nèi)半徑,其中Wox=Win+WSi+Wo為外層介質(zhì)環(huán)總厚度;ρ為TSV 的電阻率;δ為趨膚深度。

式中:f是頻率;μ為導(dǎo)體磁導(dǎo)率。

考慮傳輸線的電感和電阻之間的頻率相關(guān)關(guān)系,混合介質(zhì)CA-TSV 內(nèi)銅環(huán)間混合介質(zhì)電感L用公式(3)表示,同理代入對(duì)應(yīng)參數(shù)即可得L1。

式中:μ0為真空導(dǎo)體磁導(dǎo)率。

混合介質(zhì)層寄生電容由三部分組成,Si 介質(zhì)兩側(cè)的BCB 層寄生電容表達(dá)式如下:

式中:ε0為真空介電常數(shù);εbcb為BCB 介質(zhì)相對(duì)介電常數(shù);Win為內(nèi)側(cè)BCB 介質(zhì)層尺寸;Wo為外側(cè)BCB 介質(zhì)層尺寸,且Win=Wo;WSi表示硅介質(zhì)層尺寸。

為了更好地表述Si 介質(zhì)層損耗,通過(guò)安培定律引入復(fù)介電常數(shù)見(jiàn)式(6)和(7)[15,20]:

式中:σeff是有效電導(dǎo)率;εSi為硅電導(dǎo)率;tanδ默認(rèn)為硅的導(dǎo)電性而產(chǎn)生的損耗,值為0.004,這里不考慮硅的極化損耗。

參照BCB 層寄生電容表達(dá)式(4)和(5),根據(jù)式(7)所得硅介質(zhì)層復(fù)介電常數(shù),可得等效電路中硅介質(zhì)層的復(fù)電容:

則銅信號(hào)導(dǎo)體與接地導(dǎo)體之間的復(fù)電容可表示為三層介質(zhì)層電容的串聯(lián)形式:

結(jié)合復(fù)導(dǎo)納公式:

可知介質(zhì)層電導(dǎo):

3.2 仿真結(jié)果驗(yàn)證

在ADS 中建立圖8 所示的等效電路模型,將RLCG 參數(shù)提取公式代入Matlab 中計(jì)算,并將計(jì)算結(jié)果代入等效電路原理圖中,仿真頻率為0.1～100 GHz,步長(zhǎng)0.1 GHz。將ADS 仿真結(jié)果與HFSS 仿真得到的S11、S21曲線進(jìn)行對(duì)比,如圖9 所示。HFSS 仿真得到的S11值隨著工作頻率增加而增大,且S11曲線整體平滑,解析法得到的S11參數(shù)在0.1～20 GHz 頻段時(shí)與HFSS 仿真結(jié)果相比有一定誤差,但變化趨勢(shì)一致,且隨著工作頻率增加逐漸與HFSS 仿真結(jié)果重合;另外,解析法與HFSS 仿真得到的S21參數(shù)曲線均隨著頻率增加而減小,且變化速率呈“快-慢-快” 的趨勢(shì),誤差在可控范圍,曲線總體擬合度較高,證明了本文提出的“BCB-Si-BCB” 混合介質(zhì)CA-TSV 電路模型的準(zhǔn)確性。

圖9 HFSS 與ADS 仿真結(jié)果對(duì)比Fig.9 Comparison of simulation results between HFSS and ADS

4 結(jié)論

本文首先對(duì)CA-TSV 內(nèi)外層介質(zhì)材料對(duì)傳輸特性及串?dāng)_的影響進(jìn)行分析,發(fā)現(xiàn)內(nèi)層介質(zhì)相對(duì)介電常數(shù)越小,漏電流抑制能力越強(qiáng),串?dāng)_越小,且對(duì)S11、S21參數(shù)無(wú)影響。外層介質(zhì)相對(duì)介電常數(shù)越大,串?dāng)_越小,傳輸損耗越大,兩者變化恰好相反。由于單一介質(zhì)難以平衡傳輸損耗與串?dāng)_,綜合考慮BCB 介質(zhì)阻隔漏電流效果遠(yuǎn)優(yōu)于SiO2介質(zhì)且結(jié)構(gòu)穩(wěn)定性強(qiáng),因此提出一種組合為“BCB-Si-BCB” 混合介質(zhì)CA-TSV 結(jié)構(gòu)。研究發(fā)現(xiàn),CA-TSV 混合介質(zhì)尺寸越大,傳輸損耗越小,串?dāng)_越大;當(dāng)混合介質(zhì)總尺寸與中間層Si 尺寸固定不變,內(nèi)層BCB 占比越高,串?dāng)_越大,變化幅度在0.3 dB 左右,與S11減小幅度基本一致。在“BCB-Si-BCB” 混合介質(zhì)比1 ∶3 ∶1 時(shí),相比于純BCB 介質(zhì)填充、“Si-BCB-Si” 混合介質(zhì)填充CA-TSV,進(jìn)一步降低了TSV 之間的耦合串?dāng)_。最后,建立“BCB-Si-BCB” 混合介質(zhì)CA-TSV 等效電路模型,對(duì)傳統(tǒng)參數(shù)提取公式進(jìn)行改進(jìn),經(jīng)仿真驗(yàn)證0.1～100 GHz 頻段內(nèi)具有良好的一致性。