高壓SiC基DSRD器件結構設計及脈沖電路優(yōu)化

李金磊，劉靜楠，張景文，劉鑫，馬爍塵，侯洵

（1 西安交通大學電信學部電子科學與工程學院，陜西省信息光子技術重點實驗室，電子物理與器件重點實驗室，西安 710049）

（2 西安交通大學寬禁帶半導體研究中心，西安 710049）

0 引言

超快高功率脈沖技術（Ultra-fast High-power Pulse Technology，UHPT）是將電磁能量在納秒甚至亞納秒時間內轉換或釋放給特定負載以形成超高功率脈沖的技術。當輸入能量一定時，輸出時間壓縮的越短，所獲的脈沖功率越高。它在生物醫(yī)療、食品處理、空氣凈化、材料改性、高功率微波、超寬頻譜等領域有著非常廣闊的應用。

漂移階躍恢復二極管（Drift Step Recovery Diode，DSRD）是最近發(fā)展起來的一種基于半導體離化波理論［1］的新型高功率半導體開關器件。這種器件具有功率容量大（108～1 010 W）、開關速度快（亞納秒級）、功率密度大、轉換效率高、重復頻率高等優(yōu)點［2］，在相關器件中性能居于領先地位。而基于DSRD 開關研制的脈沖發(fā)生器，產生的脈沖波形可達到皮秒級，脈沖前沿可降至幾百皮秒［3］，脈沖輸出重復頻率可提高至幾兆赫茲，同時兼具輸出功率高、壽命長、穩(wěn)定性好等優(yōu)點［4］。漂移階躍恢復二極管作為新型半導體開關應用于超快高功率脈沖源技術中，能夠加快其在新裝備武器、工業(yè)、醫(yī)療等領域的發(fā)展。以往基于DSRD 的研究大多通過犧牲重頻和開關速度來提高功率，但是這已經無法滿足超快脈沖系統(tǒng)大功率、超高頻的要求，因此必須尋求新的DSRD 器件結構和材料。SiC DSRD 的研究能夠打破傳統(tǒng)Si 基半導體器件的物理極限，有利于進一步提高全固態(tài)超高功率脈沖源在高溫、高頻、大功率領域的應用。

碳化硅材料具有比硅材料更大的禁帶寬度和臨界擊穿電場、更高的飽和載流子速度和熱導率，使得碳化硅DSRD 器件的性能大大優(yōu)于硅DSRD。SiC DSRD 的研究能夠打破傳統(tǒng)Si 基半導體器件的物理極限，有利于進一步提高全固態(tài)超高功率脈沖源在高溫、高頻、大功率領域的應用。

1983年，俄羅斯GREKHOV I V 等根據離化波理論率先提出并成功研制Si DSRD 器件［5］。1993年，研究人員在Si 半導體二極管中發(fā)現(xiàn)超高電流密度的納秒截斷現(xiàn)象，并在此基礎上制造大量半導體斷路開關（Semiconductor Opening Switch，SOS），如階躍恢復二極管（Step Recovery Diode，SRD）、漂移階躍恢復二極管（Drift Step Recovery Diode，DSRD）、快速離化二極管（Fast Ionization Device，F(xiàn)ID）、硅雪崩形成電路（Silicon Avalanche Shaper，SAS）等［6］。1997年，VAINSHTEIN S 等［7］通過小電阻負載實現(xiàn)亞納秒100 A 的大電流脈沖，并探究dI/dt的影響因素。同年，EFANOV A F［8］等利用Si DSRD 堆疊的方式實現(xiàn)上升時間為0.8 ns、重頻為1 kHz、功率為64 MW（80 kV、0.8 kA）的脈沖。2002年，KOZLOV V A 團隊［6］成功研制出三種新型Si DSRD，其中DSRD 最大的功率密度為1 MW/cm2。2013年，LYUBLINSKY A G 等［9］基于Si DSRD 產生輸出功率大于4.5 MW、重頻3.5 kHz、上升時間小于4 ns 的脈沖，用此放電來產生臭氧凈化空氣。2016年，KESAR A S 等［10］研究基于外延Si DSRD 的靜態(tài)、動態(tài)特性，實驗獲得約1.3 kA/cm2的高電流密度（32 片），最短上升時間為0.65 ns（5 片）和最高的峰值電壓6.09 kV（上升時間2.2 ns）。研究發(fā)現(xiàn)DSRD 的反向電流不能過大或過小，且單片DSRD 的尺寸和堆疊個數對其所能承受的最大電壓和脈沖上升時間有影響，可以通過減小前期正向泵浦電流的時間，使脈沖上升時間縮短。同年，SHARABANI Y 等［11］在Si基亞納秒級高壓開關二極管中驗證了快電流阻斷機制。研究表明反向恢復電流密度增加時，相應的二極管面積可減小，靜態(tài)關斷電容和脈沖上升時間下降，但是預脈沖的電壓值增加（可以通過增加基區(qū)的摻雜濃度來抑制此現(xiàn)象）；并且實現(xiàn)了單片Si DSRD耐壓230 V，上升時間0.3 ns，反向電流密度為1 250 A/cm2，功率密度為2.9×105W/cm2。2016年，IVANOV B V 團隊［12］就4H-SiC 基DSRD 的電荷損失過程進行研究，發(fā)現(xiàn)在高摻雜情況下，雜質的不完全電離對SiC DSDR 性能的影響最大，它使電荷損失增加并且減緩了壓降變化率。同年，該團隊研制出高壓亞納秒SiC DSRD 器件［13］，基于此器件的脈沖電路在負載端可輸出重頻500 kHz、峰值電壓為1 810 V 的穩(wěn)定脈沖（連續(xù)模式）；在間斷模式下，電路最高可在10 MHz 的重頻模式下工作，且DSRD 正向泵浦時間較短的脈沖電路穩(wěn)定性更好。2017年，IVANOV B 等［14］設計了一種低壓4H-SiC DSRD，得到了峰值電壓60 V、上升時間20 ps 的脈沖，脈沖峰值功率密度為0.6 MW/cm2。研究發(fā)現(xiàn)p+區(qū)的摻雜濃度和厚度對低壓DSRD 性能的影響很大。2018年SMIRNOV A A 和SHEVCHENKO S A［15］對開關過程中正向泵浦持續(xù)時間與SiC DSRD 性能之間的關系進行研究，結果表明過長的正向注入時間將加快注入電荷的損失，最終導致開關時間延長。

國內對于DSRD 的研究起步較晚，主要集中在Si 基DSRD 器件結構、工藝及脈沖源電路設計上，而關于SiC 基DSRD 的研究寥寥。2007年，肖建平［16］模擬基于Si DSRD 脈沖發(fā)生器的典型電路并進行了實驗研究。2009年，張玲等［17］詳細分析了Si DSRD 的快恢復物理特性和高壓窄脈沖產生原理，成功研制出脈沖幅值為1 kV、半脈寬小于10 ns、重頻大于10 kHz 的脈沖源和外觸發(fā)電路。同年劉忠山等［18］對p+-p-n-n+結構的Si DSRD 各部分摻雜濃度和厚度進行研究，利用熱擴散形成淺的p+和深的p 結，短的n區(qū)和深的n+區(qū)的結構。2010年，梁勤金團隊［19］提出全固態(tài)高頻高壓納秒級脈沖源實現(xiàn)方法，該方法可實現(xiàn)輸出功率100 kW、重頻300 kHz、抖動低于50 ps，比傳統(tǒng)Marx 電路設計法具有更高的輸出功率和工作頻率。2013年，周斌等［20］設計并驗證了基于Si DSRD 的新型功率脈沖電路。2017年，王亞杰等［21］研制出基于Si DSRD 的亞納秒級脈沖功率源，輸出脈沖可實現(xiàn)2 kV 輸出高壓，脈沖前沿680 ps，200 kHz 下穩(wěn)定工作。2017年，梁琳和王子越［22］利用外延技術，通過控制外延時H2的含量來提高Si 外延層的質量，解決了傳統(tǒng)熱擴散造成的摻雜不均的問題，提高了開關的使用壽命和速度。2018年8月，陳萬軍等［23］提出將DSRD 原有的均勻摻雜基區(qū)改造成超結結構，從而提高基區(qū)載流子在反向泵浦階段的抽取速度，提高DSRD 的耐壓能力。 同年，該團隊［24］將SiC DSRD 均勻摻雜的n 型基區(qū)改造為階梯式n 型摻雜基區(qū)，從而提高少子在漂移區(qū)的抽取速率，使其更快地被加速到飽和速度，降低了脈沖前沿所需時間。

俄羅斯、德國、日本等關于DSRD 器件的研究領先世界，其研制出的SiC DSRD 器件電壓上升速率可達到2～3 V/ps，較Si DSRD 上升速度（0.8～1 V/ps）提高了不少，但仍未達到其理論估值。而國內基于Si DSRD 器件可實現(xiàn)幾十kV 的高壓脈沖，但是以SiC 為主體的DSRD 器件研究不多，這對國內超快脈沖的實現(xiàn)及應用極為不利。因此，需要加快SiC DSRD 器件的研發(fā)和應用，本課題正是以SiC 材料為基探究DSRD 器件的特性。

本文主要研究SiC 基漂移階躍恢復二極管的器件特性及其關鍵制備工藝。利用TCAD 技術對SiC DSRD 器件結構進行設計，通過對不同結構的SiC DSRD 器件靜態(tài)、動態(tài)特性的分析，篩選出符合技術指標的器件結構，并對其導通、擊穿特性進行深入研究。根據SiC DSRD 器件的工作原理等效其器件模型，在此基礎上對其工作電路參數進行優(yōu)化，以在負載端獲得符合要求的輸出脈沖。

1 高壓SiC DSRD 設計

DSRD 器件基于復雜的pn 結構設計來保證其發(fā)揮高壓半導體開關性能［16］，不同器件結構參數都將嚴重影響開關的工作性能。利用該軟件設計一種單片耐壓超1 800 V、開關時間約500 ps 的高壓SiC DSRD。

1.1 基區(qū)對器件擊穿特性的影響

高壓SiC DSRD 器件（如圖1（a））以p+-p-n+結構為基礎進行設計，對基區(qū)摻雜濃度（圖1（b））、基區(qū)厚度（圖1（c））和柱形器件尺寸（圖1（d））三種影響SiC DSRD 器件擊穿特性的因素進行仿真。結果表明，當基區(qū)摻雜濃度從1×1016cm-3降低至1×1015cm-3時，高壓SiC DSRD 的擊穿電壓將翻倍增加；高壓Si DSRD 擊穿電壓隨基區(qū)厚度的增長幅度不大。對于高壓SiC DSRD 而言，主要考慮基區(qū)摻雜濃度作為擊穿電壓主要設計參數。

1.2 基區(qū)對器件動態(tài)特性的影響

圖2 為基區(qū)濃度（圖2（a））和基區(qū)厚度（圖2（b））對高壓SiC DSRD 動態(tài)性能的影響。隨著SiC DSRD 基區(qū)摻雜濃度的增加，負載輸出脈沖的峰值不斷降低，脈寬不斷增加且波形逐漸惡化，脈沖前沿的上升時間在5×1015cm-3時達到最小值。隨著SiC DSRD 基區(qū)厚度的增加，輸出脈沖的峰值呈上升趨勢，整個脈沖不斷變窄，脈沖前沿的上升時間幾乎沒有明顯差別，但隨著基區(qū)厚度的增加，脈沖前沿的“基臺”也有延長的趨勢?！盎_”的增加將使器件整體消耗的功率增加。

因此，為了使擊穿電壓超過1 800 V，選擇基區(qū)濃度為5×1015cm-3、基區(qū)厚度為18 μm、柱形器件的半徑為560 μm 作為高壓SiC DSRD 的器件結構參數（如圖3）。

1.3 高壓SiC DSRD 器件仿真擊穿測試

利用外接電阻法對高壓SiC DSRD 器件的反向擊穿特性進行分析（如圖4。當高壓SiC DSRD 的漏電流大于1 μA 時，其擊穿電壓約為1 910 V，此時器件內部場強在pn 結處達到最大（約2 MV/cm），與其理論臨界場強相近。此器件結構可以作為亞納秒高壓脈沖功率源的設計基礎，達到現(xiàn)有近2 kV 高壓脈沖的擊穿特性要求［20］。

2 DSRD 脈沖電路優(yōu)化

2.1 器件等效模型搭建

實驗利用Pspice 進行電路仿真，采用2 個串聯(lián)的1N4007 二極管與寄生電容CS 并聯(lián)，其整體再與寄生電感LS 和熱阻RS 串聯(lián)的方式等效高壓DSRD，其等效模型如圖5。

利用圖5 所示的等效模型對高壓SiC DSRD 的工作電路［2］進行仿真。仿真實驗采用DSRD 脈沖源電路，如圖6，其中V1、V2為直流電壓源，V3為脈沖電壓源，利用MOS 管102N21A 作為DSRD 正向泵浦電路的初級壓縮開關，其開關速度可以達到ns 量級。

2.2 器件脈沖電路參數對負載脈沖的影響

為了負載端能夠輸出所期望的脈沖，需要對影響該脈沖源電路工作性能的元件參數進行優(yōu)化設計。MOS 管的驅動信號V3對于負載輸出脈沖有很大的影響，應該對MOS 管驅動信號的開啟時間進行優(yōu)化。

在工分的稀釋化中，隊干的補貼工也起到了重要作用。所以有學者[注]李嶼洪：《人民公社時期農村的“特殊”工分——以河北省侯家營村為個案》，《中國農業(yè)大學學報(社會科學版)》2013年第1期。 認為，正是各級干部的補貼工過高，致使工分值被拉低，嚴重影響了社員的積極性，從而導致集體勞動效率的低下。

圖7 為不同MOS 管開啟時長對負載端輸出脈沖電壓峰值和上升時間的影響。隨著MOS 管開啟時長的增加，負載端輸出脈沖的峰值電壓不斷增加直至平穩(wěn)，其原因可能是50 ns 的開啟時長已經使電感L2的儲能達到最大值。隨著MOS 管開啟時長的增加，輸出脈沖的上升時間呈先降后升的趨勢，在35 ns 處達到最小。綜上，MOS 管的驅動信號開啟時長應在30～40 ns 范圍，輸出脈沖同時具有高的峰值電壓和快的開關速度。

限壓電容C1可以在MOS 管快速關斷后產生過沖電壓時對MOS 管起到保護作用，因此要對C1的電容值進行探究。

圖8 為電容C1的容值對MOS 管和負載端輸出脈沖的影響，隨著C1電容值的增加，MOS 管兩端的峰值電壓不斷下降，而且當C1取值為0.1 nF 時，負載端的輸出脈沖獲得最短的上升時間（＜500 ps），脈沖峰值電壓為1 960 V。隨著C1電容值的增大，負載端的脈沖峰值卻逐漸減小，這是因為與MOS 管并聯(lián)的C1過大，引起MOS 管處的總電容增大，增加了正向泵浦回路的時間常數，DSRD 將提前關斷，從而使脈沖峰值降低。

圖9 是直流電壓源V1對負載端輸出脈沖的影響，其中直流電壓源V2為60 V 保持不變。隨著V1、V2電壓差的增大，輸出脈沖的峰值由大變小，當V1為105 V 時可以同時保證輸出脈沖峰值和脈沖上升時間達到需求。

通過對影響DSRD 新型脈沖源電路輸出特性的元件參數優(yōu)化，根據SiC DSRD 器件的工作原理等效其器件模型，在此基礎上對其工作電路參數進行優(yōu)化，以在負載端獲得符合要求的輸出脈沖。輸出脈沖峰值功率為8.8 kW、開關時間500 ps 的高壓（2.2 kV）脈沖（如圖10），在開關時間性能方面有了很大提升。

3 結論

本文圍繞SiC 漂移階躍恢復二極管的結構設計及其工作電路設計，建立了相應的物理模型，仿真設計了單片耐壓超1 800 V、開關時間約500 ps 的高壓SiC DSRD。SiC DSRD 的基本結構為p+-p-n+，其基區(qū)濃度為5×1015cm-3、基區(qū)厚度為18 μm。通過外接電阻法仿真可知高壓SiC DSRD 器件的擊穿電壓約為1 910 V。根據SiC DSRD 工作原理，考慮外接電路及熱損耗，利用已有元件等效高壓DSRD 器件并對其工作電路進行參數優(yōu)化。在初級開關驅動時長30～40 ns、V1為105 V、V2為60 V、限壓電容C1為0.1 nF 的條件下，負載端輸出脈沖可實現(xiàn)峰值功率8.8 kW、開關時間約500 ps 的高壓（2.2 kV）脈沖。