SOI基橫向SiGe HBT高頻功率性能改善技術(shù)

金冬月， 吳 玲， 張萬榮， 那偉聰， 楊紹萌， 賈曉雪， 劉圓圓， 楊瀅齊

(北京工業(yè)大學(xué)信息學(xué)部， 北京 100124)

基于絕緣層上硅(silicon-on-insulator，SOI)技術(shù)的橫向硅鍺(SiGe)異質(zhì)結(jié)雙極晶體管(heterojunction bipolar transistor，HBT)具有寄生電容小、功耗低、抗輻照能力強、信號串擾低等優(yōu)勢[1-2]，并與成熟的互補金屬氧化物半導(dǎo)體(complementary metal-oxide-semiconductor，CMOS)工藝相兼容且電流驅(qū)動能力遠高于CMOS器件[3-4]，將在微波通信和高速混合信號應(yīng)用中扮演越來越重要的角色[5-7].

與傳統(tǒng)的縱向SiGe HBT相比，SOI基橫向SiGe HBT具有對稱的高摻雜發(fā)射區(qū)和高摻雜集電區(qū)結(jié)構(gòu)，可有效避免基區(qū)擴展效應(yīng)的影響[8-10]，同時，通過不斷縮小和優(yōu)化器件尺寸，特征頻率fT可高達THz[11]. 此時，如何使得器件在較高的工作頻率和較寬的偏置電流范圍內(nèi)保持較大的電流增益β，對于改善SOI基橫向SiGe HBT高頻功率性能變得十分重要. 特別是橫向器件特征尺寸縮小至nm量級以及高摻雜集電區(qū)的引入，都將降低擊穿電壓及器件在電路中的功率性能[12]. 因此，本文重點對SOI基橫向SiGe HBT的高頻功率性能改善技術(shù)展開研究，通過優(yōu)化基區(qū)Ge的摩爾分數(shù)x(Ge)的梯形分布和復(fù)合襯底偏壓結(jié)構(gòu)，最終設(shè)計出兼具高頻、大電流增益和高擊穿電壓的SOI基橫向SiGe HBT.

1 器件建模

本文利用商業(yè)半導(dǎo)體仿真工具SILVACO TCAD的二維器件仿真器ATLAS建立了SOI基橫向SiGe HBT器件模型，如圖1所示. 該模型發(fā)射區(qū)寬度WE、基區(qū)寬度WB和集電區(qū)寬度WC均為30 nm，有源區(qū)厚度TSi、埋氧層厚度TBox和襯底厚度TSub均為20 nm. 基區(qū)摻雜原子濃度為1×1019/cm3，基區(qū)x(Ge)為20%，集電區(qū)和發(fā)射區(qū)摻雜原子濃度為 2×1020/cm3，外基區(qū)摻雜原子濃度為5×1019/cm3，詳細的結(jié)構(gòu)參數(shù)如表1所示.

圖1 SOI基橫向SiGe HBT器件模型Fig.1 Device model of the SOI-based lateral SiGe HBT

表1 SOI基橫向SiGe HBT的結(jié)構(gòu)參數(shù)

進一步利用二維器件仿真器ATLAS對器件的特性進行仿真，其中加入了遷移率受雜質(zhì)影響模型、遷移率受電場影響模型、與溫度有關(guān)的遷移率模型、禁帶變窄模型[13]和俄歇復(fù)合模型，同時還加入了碰撞電離模型[14].

本文通過模擬得到了SOI基Si同質(zhì)結(jié)橫向雙極晶體管的輸出特性曲線，并與文獻[15]中的實測數(shù)據(jù)進行了對比分析，如圖2所示. 圖中：IC為集電極電流；IB為基極電流；VCE為集電極- 發(fā)射極電壓. 從圖中可以看出，仿真數(shù)據(jù)與實測數(shù)據(jù)具有較好的一致性，從而驗證了SILVACO TCAD仿真過程中所使用物理模型的正確性.

圖2 SOI基橫向雙極晶體管輸出特性實測結(jié)果和 模擬結(jié)果的對比Fig.2 Comparison of measured and simulated results of output characteristics of SOI-based lateral bipolar transistor

2 性能改善技術(shù)研究

基于上述器件模型，分別從β和擊穿電壓VCBO、VCEO方面研究基區(qū)x(Ge)的梯形分布設(shè)計和襯底偏壓結(jié)構(gòu)優(yōu)化設(shè)計對SOI基橫向SiGe HBT高頻功率性能的影響.

2.1 基區(qū)x(Ge)的梯形分布設(shè)計

與基區(qū)x(Ge)的均勻分布相比，基區(qū)x(Ge)的梯形分布設(shè)計[11]可以引入漂移加速場，幫助少數(shù)載流子快速通過基區(qū)，增加電子向基區(qū)的注入，從而提高器件的fT. 圖3所示為具有不同拐點位置的基區(qū)x(Ge)梯形分布設(shè)計，其中基區(qū)x(Ge)=20%. 當基區(qū)Ge的物質(zhì)的量一定時，梯形拐點位置與集電結(jié)一側(cè)x(Ge)的關(guān)系為

(1)

式中：yi代表梯形拐點的位置；xi代表集電結(jié)一側(cè)的x(Ge)；i=1，2，3.

圖3 具有不同拐點位置的基區(qū)x(Ge)梯形分布設(shè)計Fig.3 Trapezoidal distribution design of x(Ge) in base region with different kink points

圖4給出了不同基區(qū)x(Ge)梯形分布對器件fT的影響. 從圖中可以看出，與基區(qū)x(Ge)均勻分布的器件相比，基區(qū)x(Ge)梯形分布時器件的fT得到顯著提高. 當xi從0.21增加到0.23時，器件的峰值特征頻率fTm從277.24 GHz增加到337.37 GHz，提高了21.69%. 這主要是由于基區(qū)x(Ge)梯形分布在基區(qū)產(chǎn)生一個電子加速漂移場，幫助載流子快速通過基區(qū)，隨著梯形拐點位置向集電結(jié)一側(cè)靠近，加速漂移場也逐漸向右延伸并增大，有效基區(qū)寬度減小，從而縮短基區(qū)渡越時間，因此，器件的fT得到顯著改善.

圖4 不同基區(qū)x(Ge)分布下器件fT隨IC的變化Fig.4 fT versus IC of the devices with different x(Ge) profiles in base region

圖5所示為不同基區(qū)x(Ge)分布對器件IC-β曲線的影響.可以看出，當xi從0.21增加到0.23時，峰值電流增益βm從119.92增加到158.07.這主要是由于隨著xi的增加，yi由發(fā)射結(jié)一側(cè)向集電結(jié)一側(cè)轉(zhuǎn)移，基區(qū)電子加速場增大，有效基區(qū)寬度減小，有助于電子在基區(qū)的傳輸，減少基區(qū)內(nèi)載流子的復(fù)合，進而提高基區(qū)輸運系數(shù)，因此，改善了器件的β.

然而，對于x3=0.23的器件，當IC>10-4mA時，器件的β迅速下降，限制了器件的電流處理能力.

進一步給出了不同基區(qū)x(Ge)分布對器件β-T曲線的影響，如圖6所示，其中，VCE=1.8 V，IC=0.1 mA.

圖5 不同基區(qū)x(Ge)分布下器件β隨IC的變化Fig.5 β versus IC of the devices with different x(Ge) profiles in base region

從圖6中可以看出，當T從300 K增加到340 K時，基區(qū)x(Ge)均勻分布的常規(guī)器件和x2=0.22的器件β分別下降了25.37%和22.03%.與常規(guī)器件相比，x2=0.22的器件β的溫度敏感性得到削弱，改善了器件電學(xué)特性的熱穩(wěn)定性.

圖6 不同基區(qū)x(Ge)分布對器件β-T曲線的影響Fig.6 Effect of different x(Ge) profiles in base region on β-T curves of the devices

由文獻[16]可知，對于基區(qū)x(Ge)梯形分布的器件，其β表達式為

(2)

式中：c=688 meV；k為玻爾茲曼常數(shù)；γ=Nc，SiGeNv,SiGe/(Nc,SiNv,Si)，Nc,SiGe、Nc,Si為導(dǎo)帶的有效態(tài)密度，Nv,SiGe、Nv,Si為價帶的有效態(tài)密度；η=Dn，SiGe/Dn，Si，Dn,SiGe、Dn,Si為電子擴散系數(shù).

不難看出，β是關(guān)于T的函數(shù).下面具體分析比較2種器件(x2=0.22和x3=0.23)的β在溫度特性上的差異.將它們的β分別對T求偏導(dǎo)并相減可得

(3)

(4)

不難看出，式(4)永遠大于0，即與x2=0.22的器件相比，x3=0.23器件的β隨T變化趨勢更為平緩，采用基區(qū)x(Ge)梯形分布設(shè)計可有效削弱β對T的依賴關(guān)系.同時，與x2=0.22的器件相比，x3=0.23的器件的β有所下降.這是因為在Ge總量一定的情況下，x3=0.23的器件中性基區(qū)靠近發(fā)射結(jié)側(cè)的x(Ge)較低，形成的空穴勢壘較低，抑制空穴從基區(qū)向發(fā)射區(qū)注入的能力變?nèi)酰瑥亩档土税l(fā)射結(jié)注入效率，導(dǎo)致β的下降.因此，在兼顧β及其溫度敏感性的情況下，本文選用x2=0.22的器件進行進一步的研究.

2.2 襯底偏壓結(jié)構(gòu)優(yōu)化設(shè)計

由于SOI基橫向SiGe HBT結(jié)構(gòu)上的特殊性，可以通過在襯底上施加正偏置電壓(即襯底偏壓結(jié)構(gòu))來調(diào)制載流子濃度和IC[17-19]. 本文首先給出了具有正襯底偏壓結(jié)構(gòu)的SOI基橫向SiGe HBT的器件模型，如圖7所示.

圖7 具有正襯底偏壓結(jié)構(gòu)的SOI基橫向SiGe HBT 器件模型Fig.7 Device model of the SOI-based lateral SiGe HBT with positive substrate voltage structure

當襯底偏壓VS>0時，將在靠近埋氧層上方的基區(qū)內(nèi)積累一層電子，此時基區(qū)內(nèi)空穴部分耗盡，中性基區(qū)變小，形成的薄空穴耗盡層有利于電子從發(fā)射區(qū)輸運到集電區(qū). 此時的IC將由兩部分構(gòu)成：一部分電流為電子從發(fā)射區(qū)經(jīng)由中性基區(qū)注入到集電區(qū)；另一部分電流為電子從發(fā)射區(qū)經(jīng)由薄空穴耗盡層直接注入到集電區(qū). 由于正襯底偏壓產(chǎn)生的薄空穴耗盡層有效降低了電子從發(fā)射區(qū)注入到基區(qū)的勢壘，從而增加了IC，有利于器件β的改善.

進一步研究了正偏壓對器件IC-β曲線的影響，如圖8所示. 與基區(qū)x(Ge)梯形分布(x2=0.22，x3=0.23)的器件相比，當VS=1.8 V且x2=0.22時，器件βm可以達到180.39，峰值集電極電流ICm為0.11 mA. 這主要是因為，正襯底偏壓的引入使得埋氧層上方的發(fā)射區(qū)和基區(qū)形成了非常薄的電子積累層，導(dǎo)致埋氧層附近的基區(qū)被耗盡，基區(qū)空穴濃度下降，發(fā)射結(jié)注入效率提高，因此，器件的β得到顯著提高. 同時，圖9進一步給出了正襯底偏壓結(jié)構(gòu)對器件IC-fT曲線的影響. 從圖中可以看出，正襯底偏置對器件fT的影響較小.

圖8 正襯底偏壓下器件β隨IC的變化Fig.8 β versus IC of devices with positive substrate bias structure

圖9 正襯底偏壓下器件fT隨IC的變化Fig.9 fT versus IC of devices with positive substrate bias structure

考慮到正襯底偏壓的存在也會在靠近埋氧層上方的集電區(qū)內(nèi)積累電子，進而使得集電區(qū)內(nèi)電子濃度提高，將不利于器件的擊穿特性. 因此，本文進一步提出了一種在發(fā)射區(qū)和基區(qū)下方施加正襯底偏壓VS1，而在集電區(qū)下方施加負襯底偏壓VS2的復(fù)合襯底偏壓結(jié)構(gòu)SOI基橫向SiGe HBT，如圖10所示. 其中，VS1和VS2之間使用SiO2側(cè)墻進行電學(xué)隔離.

圖10 兼具基區(qū)x(Ge)梯形分布和復(fù)合襯底偏壓 結(jié)構(gòu)的SOI基橫向SiGe HBT器件模型Fig.10 Device model of the SOI-based lateral SiGe HBT with trapezoidal x(Ge) profile in base region and composite substrate voltage structure

常規(guī)器件和兼具基區(qū)x(Ge)梯形分布和復(fù)合襯底偏壓結(jié)構(gòu)的SOI基橫向SiGe HBT的電場對比如圖11所示. 可以看出，與常規(guī)器件相比，具有復(fù)合襯底偏壓結(jié)構(gòu)的器件，由于集電區(qū)下方的負襯底偏壓使得靠近埋氧層上方的集電區(qū)內(nèi)積累一層空穴，集電區(qū)被部分耗盡，集電區(qū)電子濃度降低，集電結(jié)附近二維電場分布區(qū)域增大，從而有利于提高器件的擊穿電壓VCBO.

圖11 新結(jié)構(gòu)優(yōu)化設(shè)計對器件電場分布的影響Fig.11 Effect of electric field distribution of the device by optimized design of the new structure

圖12給出了新結(jié)構(gòu)優(yōu)化設(shè)計對器件擊穿電壓VCBO的改善. 圖中VCB為集電極- 基極電壓. 從圖中可以看出，與基區(qū)x(Ge)均勻分布的器件相比，當正襯底偏壓VS1=2.5 V，負襯底偏壓VS2=-1.0 V時，擊穿電壓VCBO從4.6 V增加到6.5 V，改善了41.3%.

圖12 新結(jié)構(gòu)優(yōu)化設(shè)計對器件VCBO的改善Fig.12 Improvement of VCBO of the device by optimized design of the new structure

根據(jù)能量平衡傳輸模型，電子的碰撞電離率αn[20]可以表示為

(5)

式中：a、b為擬合參數(shù)；En為與電子溫度Tn相關(guān)的電場強度[20]，可以表示為

(6)

式中C表示電子飽和速度與其能量馳豫時間的乘積.可以看出，αn與Tn呈指數(shù)關(guān)系，可以通過降低Tn來減小電子碰撞的概率，進而改善器件的擊穿特性.

相同偏置條件下常規(guī)器件與兼具基區(qū)x(Ge)梯形分布和復(fù)合襯底偏壓結(jié)構(gòu)的SOI基橫向SiGe HBT的Tn對比如圖13所示. 從圖中可以看出，與常規(guī)器件相比，新結(jié)構(gòu)器件的Tn的峰值從7 081.37 K減小為7 040.92 K，即復(fù)合襯底偏壓的引入使得器件Tn降低.

圖13 新結(jié)構(gòu)優(yōu)化設(shè)計對器件電子溫度分布的影響Fig.13 Effect of electron temperature distribution of the device by optimized design of the new structure

相應(yīng)地，從圖14所示的常規(guī)器件與具有復(fù)合襯底偏壓結(jié)構(gòu)的SOI基橫向SiGe HBT的αn的對比圖可以看出，與常規(guī)器件相比，新結(jié)構(gòu)器件的αn峰值從3 241.4 cm-1減小為3 142.7 cm-1. 集電區(qū)下方負襯底偏壓的引入也使得器件的αn降低，即有效減小了因碰撞而產(chǎn)生的載流子數(shù)量，從而有利于提高器件的擊穿電壓VCEO.

圖14 新結(jié)構(gòu)優(yōu)化設(shè)計對器件電子碰撞電離率的影響Fig.14 Effect of electron impact ionization rate of the device by optimized design of the new structure

圖15進一步給出了新結(jié)構(gòu)優(yōu)化設(shè)計對器件VCEO的改善. 從圖中可以看出，與常規(guī)器件相比，新結(jié)構(gòu)器件的VCEO提高到2 V，改善了21.2%.

圖15 新結(jié)構(gòu)優(yōu)化設(shè)計對器件VCEO的改善Fig.15 Improvement of VCEO of the devices by optimized design of the new structure

同時，圖16和圖17分別給出了新結(jié)構(gòu)優(yōu)化設(shè)計對器件β和fT的改善. 從圖中可以看出，與基區(qū)x(Ge)均勻分布的常規(guī)器件相比，在大電流范圍內(nèi)，新結(jié)構(gòu)器件的β和fT得到顯著提高.

圖16 新結(jié)構(gòu)優(yōu)化設(shè)計對器件β的改善Fig.16 Improvement of β of the devices by optimized design of the new structure

圖17 新結(jié)構(gòu)優(yōu)化設(shè)計對器件fT的改善Fig.17 Improvement of fT of the devices by optimized design of the new structure

圖18所示為不同襯底偏壓下的β隨T的變化曲線，其中VCE=1.8 V，IC=0.1 mA. 從圖中可以看出，β隨T升高呈下降趨勢，與基區(qū)x(Ge)均勻分布的常規(guī)器件相比，當T從300 K增加到340 K時，具有復(fù)合襯底偏壓結(jié)構(gòu)且x2=0.22的器件的β下降了22.7%，β溫度敏感性減弱，從而保證了器件電學(xué)特性的熱穩(wěn)定性，使器件可以在較寬溫度范圍內(nèi)工作.

圖18 新結(jié)構(gòu)優(yōu)化設(shè)計對器件β-T曲線的改善Fig.18 Improvement of β-T curves of the devices by optimized design of the new structure

3 結(jié)論

1) 為改善SOI基橫向SiGe HBT的高頻功率性能，本文設(shè)計出兼具基區(qū)x(Ge)梯形分布設(shè)計和復(fù)合襯底偏壓結(jié)構(gòu)的SOI基橫向SiGe異質(zhì)結(jié)雙極晶體管，該器件可以有效提高器件的β、fT和擊穿電壓.

2) 由于引入基區(qū)x(Ge)梯形分布，將在基區(qū)產(chǎn)生電子加速場，進而減小有效基區(qū)寬度，一方面縮短基區(qū)渡越時間，fT得到提高，另一方面提高了基區(qū)輸運系數(shù)，改善了β. 結(jié)果表明，當xi從0.21增加到0.23時，器件fTm和βm分別提高了21.68%和31.8%. 但對于x3=0.23的器件，當IC>10-4mA時，β迅速下降，而x2=0.22時，器件不僅在大電流范圍具有較高的β，而且β溫度敏感性也得到有效削弱.

3) 進一步通過優(yōu)化襯底偏壓結(jié)構(gòu)，設(shè)計出兼具基區(qū)x(Ge)梯形分布和復(fù)合襯底偏壓結(jié)構(gòu)的SOI基橫向SiGe異質(zhì)結(jié)雙極晶體管. 結(jié)果表明，與常規(guī)器件相比，新器件的fTm高達306.88 GHz，βm提高了84.8，擊穿電壓VCBO和VCEO分別改善了41.3%和21.2%. 本文工作對設(shè)計和制造出具有高頻功率性能的SOI基橫向SiGe HBT具有一定的理論和現(xiàn)實意義.