基于FPGA的高精度失真度測(cè)量?jī)x

莫燕斌，岑立航，龍妹，朱柏旭，戴漢橋，張忠傲，林桂安

（玉林師范學(xué)院物理與電信工程學(xué)院，廣西玉林，537000）

0 引言

隨著非線性電力設(shè)備的廣泛應(yīng)用，諧波對(duì)非線性電力設(shè)備的影響備受關(guān)注。諧波對(duì)電力設(shè)備的影響不僅使得設(shè)備的發(fā)熱量劇增，同時(shí)也可導(dǎo)致設(shè)備的穩(wěn)定性、可靠性也隨之降低。因此，對(duì)諧波的測(cè)量與監(jiān)測(cè)，以保障電力設(shè)備的穩(wěn)定運(yùn)轉(zhuǎn)很有必要性。國(guó)內(nèi)外研究者在這方面取得了豐碩的研究成果。文獻(xiàn)[1]和文獻(xiàn)[4]中分別采用DSP處理器及嵌入式處理器進(jìn)行諧波的數(shù)據(jù)采集與分析，雖能獲得較好的效果，但是存在測(cè)量精度不夠精確且價(jià)格昂貴的問題。本文利用快速傅立葉變換，基于FPGA和STM32F429微處理器設(shè)計(jì)了一款高精度、成本較低、運(yùn)算速度快的失真度測(cè)量?jī)x，對(duì)信號(hào)的峰值、頻率和失真度參數(shù)進(jìn)行測(cè)量，并獲得了很好的測(cè)量精度，對(duì)維護(hù)非線性電力設(shè)備有著重要意義。

1 總體設(shè)計(jì)方案

本設(shè)計(jì)主要由FPGA信號(hào)采集控制器電路、STM32F429數(shù)據(jù)處理器電路、跟隨器電路、模數(shù)轉(zhuǎn)換器電路、峰值轉(zhuǎn)換電路、比較器電路、DDS模塊電路所組成，如圖1所示。本設(shè)計(jì)具有高速并行處理能力的FPGA控制器與高性能STM32F429共同配合對(duì)整個(gè)系統(tǒng)進(jìn)行核心控制，其中模數(shù)轉(zhuǎn)換電路采用WM8978模數(shù)轉(zhuǎn)換模塊進(jìn)行對(duì)外部信號(hào)進(jìn)行采集，該模塊可對(duì)輸入信號(hào)進(jìn)行增益處理失真也較小，保證了輸入信號(hào)的準(zhǔn)確采集，電壓比較器通過將電壓跟隨器輸出的信號(hào)與地電壓進(jìn)行比較，得到方波信號(hào)，然后送至STM32F429數(shù)據(jù)處理器中進(jìn)行頻率的測(cè)量。峰值檢測(cè)本質(zhì)上是將輸入信號(hào)的峰值轉(zhuǎn)換成對(duì)應(yīng)輸出電壓的變換電路，本系統(tǒng)中采用的是由NE5532運(yùn)放和外部電路組成的峰值檢測(cè)模塊；信號(hào)通過該峰值檢測(cè)后，輸出信號(hào)與STM32F429的ADC端口相連進(jìn)行模數(shù)轉(zhuǎn)換；DDS模塊采用AD9854DDS信號(hào)發(fā)生模塊實(shí)現(xiàn)；然后再通過計(jì)算與分析，將過被測(cè)信號(hào)的各諧波分量，諧波失真，頻率參數(shù)等通過液晶顯示出來，是一種相對(duì)便攜且精度較高的失真度測(cè)量裝置。

圖1 系統(tǒng)結(jié)構(gòu)設(shè)計(jì)框圖

系統(tǒng)利用跟隨器電路將待測(cè)信號(hào)隔離，防止后級(jí)的信號(hào)處理影響到待測(cè)信號(hào)而造成最終測(cè)得數(shù)據(jù)存在較大誤差。跟隨器電路輸出信號(hào)后，使用模數(shù)轉(zhuǎn)換電路、峰值轉(zhuǎn)換電路、比較器電路處理信號(hào)，F(xiàn)PGA控制器與STM32F429控制器進(jìn)行對(duì)待測(cè)信號(hào)采集各種信息。信號(hào)信息采集完成再使用DDS模塊電路進(jìn)行一個(gè)信號(hào)反饋，使自動(dòng)系統(tǒng)根據(jù)不同的輸入信號(hào)進(jìn)行調(diào)整，保證采集結(jié)果的準(zhǔn)確度。

2 系統(tǒng)硬件設(shè)計(jì)

系統(tǒng)的硬件電路主要包括以下模塊：FPGA信號(hào)采集控制器電路、STM32F429數(shù)據(jù)處理器電路模塊、WM8978模數(shù)轉(zhuǎn)換模塊、峰值轉(zhuǎn)換模塊、AD9854DDS模塊、電壓比較器模塊、跟隨器模塊、顯示模塊。下面將介紹模數(shù)轉(zhuǎn)換、峰值轉(zhuǎn)換、電壓比較模塊、AD9854DDS模塊。

2.1 WM8978模數(shù)轉(zhuǎn)換模塊

在本系統(tǒng)中，模數(shù)轉(zhuǎn)換模塊的轉(zhuǎn)換器件使用的是深圳普中科技有限公司生產(chǎn)的8位高精度串行AD芯片WM8978。該芯片可對(duì)輸入信號(hào)可控增益處理，在信號(hào)過大或者過小時(shí)，可對(duì)信號(hào)進(jìn)行衰減或增益。而且該芯片信噪比高達(dá)93dB，總諧波失真僅0.008%，保證了準(zhǔn)確的對(duì)待測(cè)信號(hào)的采集。該芯片通過I2C協(xié)議進(jìn)行對(duì)信號(hào)的輸入、ADC采集位數(shù)、濾波等參數(shù)進(jìn)行配置。在本設(shè)計(jì)中，為了減少干擾，僅配置使用該芯片的右聲道的信號(hào)采集功能。WM8978模塊原理圖如圖2所示。

圖2 WM8978模塊原理圖

2.2 峰值轉(zhuǎn)換模塊

在本設(shè)計(jì)中使用到的峰值檢測(cè)模塊，由NE5532運(yùn)放與外部電路所組成，如圖3所示。峰值轉(zhuǎn)換模塊的工作原理是利用電容（C1）進(jìn)行保持信號(hào)的峰值與二極管（D1、D2）將信號(hào)進(jìn)行變換，當(dāng)后續(xù)信號(hào)峰值大于前面的信號(hào)時(shí)，電路中的電容充電，后級(jí)跟隨輸出該峰值電壓，而后，輸出至STM32F429的ADC端口相連進(jìn)行模數(shù)轉(zhuǎn)換。

圖3 信號(hào)峰值檢測(cè)模塊原理圖

2.3 電壓比較器模塊

在本系統(tǒng)中使用的過零比較器由NE5532運(yùn)放與外部電路所組成。比較器的作用是將跟隨器輸出的信號(hào)與對(duì)地電壓（0V）進(jìn)行比較，得到一個(gè)方波信號(hào)。過零比較器電路中輸入信號(hào)首先經(jīng)過電容C2進(jìn)行隔直處理，以避免信號(hào)中有直流成分。比較器輸出之后再經(jīng)過隔直處理以及檢波電路，防止STM32因輸入負(fù)壓而導(dǎo)致永久性的損害。最后經(jīng)過跟隨器電路輸出以及一個(gè)低通濾波器之后，連接STM32F429的PWM端口進(jìn)行信號(hào)的頻率測(cè)量。電壓比較器模塊原理圖如圖4所示。

圖4 電壓比較器模塊原理圖

2.4 AD9854DDS模塊

在本設(shè)計(jì)中，DDS模塊采用康威科技公司的生產(chǎn)的12位高進(jìn)度的AD9854模塊，AD9854模塊使用DAC將波形存儲(chǔ)器中的轉(zhuǎn)換為模擬波形，模擬波形經(jīng)過濾波器后，變得平滑，在STM32F429處理器的控制下，產(chǎn)生特定頻率的脈沖信號(hào)提供給WM8979模塊用作信號(hào)采集的時(shí)鐘脈沖。由于只使用到AD9854模塊產(chǎn)生特定脈沖信號(hào)，故將其余信號(hào)輸出端口舍去，優(yōu)化電路結(jié)構(gòu)，AD9854DDS電路圖如圖5所示。

圖5 AD9854DDS模塊原理圖

3 系統(tǒng)軟件設(shè)計(jì)

3.1 系統(tǒng)總體框架

本系統(tǒng)通過FPGA+STM32F429雙核心架構(gòu)，實(shí)現(xiàn)測(cè)試信號(hào)的測(cè)量、數(shù)據(jù)的處理、數(shù)據(jù)結(jié)果的呈現(xiàn)。采用FPGA處理器控制WM8978模塊實(shí)現(xiàn)對(duì)測(cè)試信號(hào)進(jìn)行128點(diǎn)采樣，將其所包含的特征信號(hào)送入FFT IP中進(jìn)行快速傅里葉變換運(yùn)算，將時(shí)域轉(zhuǎn)換為頻域，在完成頻譜顯示的同時(shí)將運(yùn)算結(jié)果發(fā)送到STM32F429處理器，在STM32F429處理器中完成對(duì)數(shù)據(jù)的處理以及測(cè)試信號(hào)的峰值、頻率信息采集，在TFT液晶中顯示結(jié)果。

3.2 FFT諧波數(shù)據(jù)接收程序設(shè)計(jì)與計(jì)算

FFT諧波數(shù)據(jù)處理流程圖6所示。STM32共接收64組FPGA發(fā)送來的FFT數(shù)據(jù)，第一個(gè)點(diǎn)為0Hz對(duì)應(yīng)點(diǎn)，在本設(shè)計(jì)中，記基波頻率為L(zhǎng)H,則設(shè)定的頻域間隔：

圖6 FFT諧波數(shù)據(jù)處理流程圖

F=LH/4

不同信號(hào)由于相對(duì)應(yīng)的諧波份量不同，因此在經(jīng)過放大電路的時(shí)候都會(huì)產(chǎn)生一定量的失真。將諧波總量與基波成分之比定義為非線性失真系數(shù)，用符號(hào)D表示，即

其中U1，U2,…,Un表示基波。

n次諧波分量的計(jì)算公式：

3.3 信號(hào)峰值、頻率采集程序設(shè)計(jì)與計(jì)算

通過STM32F429的ADC采集峰值電壓，由于ADC的分辨率為12bit，所以最小的電壓分辨率為：

在ADC采集完成之后產(chǎn)生ADC中斷，利用ADC中斷進(jìn)行數(shù)據(jù)處理，將其轉(zhuǎn)換為具體的電壓值。

在頻率采集完成的時(shí)候，系統(tǒng)也會(huì)產(chǎn)生一個(gè)中斷用來計(jì)算頻率信息。在上升沿時(shí)采集頻率信息，頻率周期為10MHz，即采樣計(jì)數(shù)周期為100ms，所以采集的信號(hào)的頻率為：

Freq=10000000/（number 3-number 1）

其中number1表示上一周期的上升沿，number3表示下一周期的上升沿。

4 測(cè)量結(jié)果

4.1 頻率測(cè)量數(shù)據(jù)

頻率測(cè)量數(shù)據(jù)如表1所示，其中信號(hào)參數(shù)頻率由ATTEN ATF20BB輸出，從表中可看出，當(dāng)測(cè)試信號(hào)頻率在100Hz-3600Hz范圍內(nèi)時(shí)，測(cè)得信號(hào)頻率數(shù)據(jù)誤差在±0.02Hz左右，數(shù)據(jù)結(jié)果較為準(zhǔn)確。

表1 信號(hào)頻率測(cè)量表

4.2 電壓測(cè)量數(shù)據(jù)

電壓檢測(cè)如表2所示，從表中可看出，測(cè)量數(shù)據(jù)總體誤差在±10mV以內(nèi)，數(shù)據(jù)結(jié)果較為準(zhǔn)確。

表2 電壓測(cè)量數(shù)據(jù)表

4 0.600 0.608 0.008 1.3 5 0.800 0.805 0.005 0.625

4.3 失真度測(cè)量數(shù)據(jù)

從ATTEN ATF20BB信號(hào)發(fā)生器得到正弦波、方波和三角波的失真度測(cè)量值分別為0.014%、39.05%、11.75%，對(duì)比表3的測(cè)量數(shù)據(jù)，失真度的測(cè)量值與標(biāo)準(zhǔn)值之間的誤差為±0.05%。

表3 失真度測(cè)量數(shù)據(jù)表

5 結(jié)論

本文設(shè)計(jì)了一個(gè)基于FPGA的高精度失真度測(cè)量?jī)x，該系統(tǒng)經(jīng)測(cè)試運(yùn)行后，各參數(shù)測(cè)試模塊均正常工作，且該系統(tǒng)相對(duì)傳統(tǒng)的失真度測(cè)量?jī)x，具有較高的精確度，電路結(jié)構(gòu)大大簡(jiǎn)化，可靠性得到增強(qiáng)，成本較低，能較好的滿足對(duì)信號(hào)的失真度測(cè)量的需求。