基于項(xiàng)目驅(qū)動的FPGA實(shí)驗(yàn)教學(xué)淺析

趙善珍 胡仕剛

摘要：為了提高學(xué)生的就業(yè)競爭力，在促進(jìn)學(xué)生項(xiàng)目式編程方面，提出了一種基于項(xiàng)目驅(qū)動的FPGA實(shí)驗(yàn)教學(xué)。通過三位一體的教學(xué)模式，即對項(xiàng)目的設(shè)置、實(shí)施、總結(jié)及考核等三個方面的教學(xué)嘗試，極大地提高了學(xué)生的學(xué)習(xí)積極性。實(shí)踐證明，項(xiàng)目驅(qū)動教學(xué)的實(shí)施使得教學(xué)的質(zhì)量，促進(jìn)了學(xué)生的就業(yè)能力。

關(guān)鍵詞：項(xiàng)目驅(qū)動;FPGA;實(shí)驗(yàn)教學(xué)

近年來，隨著科技的發(fā)展，現(xiàn)場可編程門陣列（FPGA）技術(shù)滿足實(shí)驗(yàn)中對數(shù)據(jù)的并行處理，性能穩(wěn)定且便于攜帶，可無限制的重新編程等特點(diǎn)，這是傳統(tǒng)的串行處理系統(tǒng)不能與之相比的。由于其可靠性較高，F(xiàn)PGA技術(shù)在醫(yī)療檢測、軍工和航空航天領(lǐng)域得到廣泛使用[1]。

為了讓學(xué)生更好的了解科學(xué)技術(shù)的前沿知識及應(yīng)用及學(xué)生的就業(yè)問題，我校特地開設(shè)了關(guān)于FPGA技術(shù)的一些嵌入式系統(tǒng)課程[2]。然而，學(xué)生如何能夠從這個過程中獲益并找到有效的教學(xué)方法，不僅非常重要，而且更加實(shí)用。

1.項(xiàng)目驅(qū)動教學(xué)的重要性

項(xiàng)目驅(qū)動教學(xué)法的目的在于通過老師的引導(dǎo)，在教學(xué)過程中，學(xué)生如何發(fā)現(xiàn)問題，提出疑問，并且能夠獨(dú)自解決問題[3];通過這種教學(xué)方式，培養(yǎng)了學(xué)生的創(chuàng)造意識、實(shí)踐能力、分析問題和解決問題的能力，培養(yǎng)了學(xué)生的職業(yè)技能。而傳統(tǒng)的教學(xué)方式旨在教給學(xué)生一些枯燥的理論知識，達(dá)不到教、學(xué)、做三者合一的教學(xué)模式，很容易把學(xué)生引向厭學(xué)甚至輟學(xué)的心理。因此，在未來的教學(xué)過程中，應(yīng)大力提倡以項(xiàng)目為導(dǎo)向的教學(xué)法。

2.基于項(xiàng)目驅(qū)動的FPGA實(shí)驗(yàn)教學(xué)

2.1選擇FPGA開發(fā)平臺

實(shí)驗(yàn)開發(fā)平臺的板卡采用Altera Cyclone IV FPGA，以芯片號EP4CE6E22C8為核心，可實(shí)現(xiàn)VGA接口、數(shù)碼管、SDRAM、LCD1602、LED、獨(dú)立按鍵及矩陣鍵盤等資源配置。此板卡可實(shí)現(xiàn)FPGA的入門學(xué)習(xí)的基本要求。相比于Cyclone II FPGA，Cyclone IV FPGA的成本與功耗都有所降低，設(shè)計(jì)精巧，具有足夠發(fā)揮HDL邏輯電路的能力，實(shí)現(xiàn)最大的性能，具有更多的價值。實(shí)驗(yàn)采用Verilog HDL硬件描述語言在軟件Quartus II 13 中進(jìn)行編寫程序，向?qū)W生介紹實(shí)驗(yàn)所需的軟件和硬件的基本知識與應(yīng)用[4]。

2.2項(xiàng)目設(shè)置

項(xiàng)目設(shè)置是開展項(xiàng)目驅(qū)動教學(xué)的一個重要環(huán)節(jié)，教師需要根據(jù)實(shí)際的教學(xué)進(jìn)度與計(jì)劃來選擇合適的項(xiàng)目[5];項(xiàng)目的選擇需要覆蓋所學(xué)課程的核心內(nèi)容，需要把理論知識與實(shí)踐相結(jié)合才能提起學(xué)生對知識的渴望和興趣;教師在選擇項(xiàng)目教學(xué)時所選的項(xiàng)目都是有針對性的和代表性的特點(diǎn)，在教學(xué)時會對某個項(xiàng)目的知識點(diǎn)，從理論知識出發(fā)，從淺入深，層層遞進(jìn)，逐步深入，從簡單的知識到復(fù)雜的系統(tǒng)體系，從而引發(fā)學(xué)生對所學(xué)知識的興趣，再逐步引導(dǎo)學(xué)生去發(fā)現(xiàn)問題，提出疑問，到最后解決問題。

2.3項(xiàng)目實(shí)施

在教學(xué)實(shí)施過程中，教師將班里的學(xué)生分為若干組，但人數(shù)的多少要根據(jù)每次的任務(wù)量而定，要確保每位學(xué)生都能參入其中。教師在每個項(xiàng)目的制作過程中也可以相對性的設(shè)計(jì)若干個小實(shí)驗(yàn)，提出對應(yīng)的問題供學(xué)生去解答。在學(xué)生學(xué)習(xí)初始階段，教師可以根據(jù)理論知識設(shè)計(jì)并且演示幾個相對簡單的小實(shí)驗(yàn)，以引發(fā)學(xué)生的對學(xué)習(xí)的樂趣，并鼓勵學(xué)生大膽嘗試，去仿寫相似的實(shí)驗(yàn)。在學(xué)習(xí)期間，根據(jù)實(shí)際情況，給學(xué)生安排課上和課下的任務(wù)，加強(qiáng)學(xué)生的自學(xué)能力;學(xué)生在做任務(wù)時，可以通過組內(nèi)討論，組間討論，上網(wǎng)查閱資料及請教老師等方式，盡量每位同學(xué)都能通過學(xué)習(xí)有所收獲。每當(dāng)學(xué)生遇到難題時，教師應(yīng)多鼓勵學(xué)生自己想辦法，如若還不能解決問題，教師可以幫助學(xué)生提供解題思路或者演示解題方法供學(xué)生參考。根據(jù)理論知識的進(jìn)度，實(shí)驗(yàn)的內(nèi)容主要分為兩個人部分，第一部分主要包括一些基礎(chǔ)實(shí)驗(yàn)，分別為Quartus II 13.0 開發(fā)軟件的使用，全加器及帶進(jìn)位輸入的加法器、計(jì)數(shù)器（并行加載、異步清零、同步使能）、數(shù)控分頻器、流水燈（狀態(tài)機(jī)：MOORE機(jī)、MEALY機(jī)）七段數(shù)碼管的顯示等等;通過這些基礎(chǔ)的實(shí)驗(yàn)讓學(xué)生練習(xí)所學(xué)的理論知識，了解Verilog HDL 硬件描述語言的自上而下的設(shè)計(jì)理念，基本語法結(jié)構(gòu)和基本概念，模塊結(jié)構(gòu)與數(shù)據(jù)類型。第二部分屬于進(jìn)階性實(shí)驗(yàn)，主要包括交通燈控制器、數(shù)字時鐘設(shè)計(jì)實(shí)驗(yàn)、電子密碼鎖設(shè)計(jì)實(shí)驗(yàn)等等;這部分實(shí)驗(yàn)是運(yùn)用基礎(chǔ)實(shí)驗(yàn)去構(gòu)建一個綜合性項(xiàng)目。通過這些項(xiàng)目的練習(xí)，循序漸進(jìn)，從易到難，激發(fā)學(xué)生的創(chuàng)新能力，可以更直觀的達(dá)到教學(xué)目的。

2.4項(xiàng)目總結(jié)及實(shí)踐考核

項(xiàng)目驅(qū)動教學(xué)與以往的傳統(tǒng)教學(xué)方式不同，是教、學(xué)、做三位一體化的新型教學(xué)模式，學(xué)生為主，教師為輔，培養(yǎng)學(xué)生的發(fā)現(xiàn)問題，分析問題和解決問題的能力。項(xiàng)目完成后，每位學(xué)生需根據(jù)自己小組所選的項(xiàng)目寫一篇項(xiàng)目總結(jié)，總結(jié)的內(nèi)容包括項(xiàng)目總體解題思路，分析實(shí)驗(yàn)設(shè)計(jì)的優(yōu)缺點(diǎn)，個人所做的工作以及實(shí)驗(yàn)的結(jié)果;項(xiàng)目實(shí)踐考核成績主要以項(xiàng)目的成果為主，每個小組須選出一位學(xué)生作為代表去講解解題過程并做項(xiàng)目成果演示，小組的其他同學(xué)可以做補(bǔ)充。其他的成績根據(jù)學(xué)生的課內(nèi)表現(xiàn)，實(shí)驗(yàn)報告等視情況而定。

3.結(jié)語

通過項(xiàng)目驅(qū)動教學(xué)，促進(jìn)了FPGA技術(shù)及其理論知識進(jìn)步的更緊密聯(lián)系，并充分鼓勵學(xué)習(xí)者以創(chuàng)新思維激發(fā)自己，提高實(shí)踐技能，提高教學(xué)效率，充分考慮課程的目的?；陧?xiàng)目的培訓(xùn)計(jì)劃培養(yǎng)學(xué)生并提高他們的實(shí)用性、發(fā)現(xiàn)和解決問題的能力，并增加他們的就業(yè)機(jī)會。

參考文獻(xiàn)：

[1]張楊，徐艷，朱家村，等. 嵌入式技術(shù)的應(yīng)用研究[J]. 科技信息，2014（2）：147-147.

[2]余國良. 嵌入式圖像處理系統(tǒng)中FPGA重構(gòu)技術(shù) 研究[J]. 華中科技大學(xué)， 2015.

[3]朱向慶， 胡均萬， 曾輝，等. CDIO工程教育模式的微型項(xiàng)目驅(qū)動教學(xué)法研究[J]. 實(shí)驗(yàn)技術(shù)與管理， 2012， 29（11）：4.

[4]羅杰， 康華光. 兩種硬件描述語言VHDL/Verilog的發(fā)展及其應(yīng)用[J]. 電氣電子教學(xué)學(xué)報， 2002， 24（004）：1-5.

[5]雷芳， 余翔， 劉喬壽，等. 促進(jìn)自主學(xué)習(xí)的課程考核方式的實(shí)踐[J]. 教育研究， 2022， 5（1）：137-140.

通信作者：胡仕剛（1980-），男，湖北咸寧人，博士研究生，教授。從事集成電路設(shè)計(jì)教學(xué)與研究工作