基于薄膜IPD 工藝的N77 頻段多零點(diǎn)帶通濾波器設(shè)計(jì)

王浩威 ,郭 瑜 ,傅肅磊 ,王為標(biāo) ,吳浩東

(1.江南大學(xué) 物聯(lián)網(wǎng)工程學(xué)院,江蘇 無(wú)錫 214122;2.無(wú)錫市好達(dá)電子股份有限公司,江蘇 無(wú)錫 214124;3.南京大學(xué) 物理學(xué)院,江蘇 南京 210093)

無(wú)源微波器件是微波模塊的重要組成部分,而濾波器作為無(wú)源微波器件的關(guān)鍵部分,對(duì)整個(gè)微波收發(fā)系統(tǒng)的性能與體積有決定性影響。在3G/4G 時(shí)代,基于聲表面波和體聲波原理的聲學(xué)濾波器由于其高選擇性、價(jià)格低廉、尺寸小等優(yōu)點(diǎn)在移動(dòng)終端市場(chǎng)中占主導(dǎo)地位。隨著5G 通訊時(shí)代的到來(lái),高頻寬帶濾波器的市場(chǎng)需求迅速上升,而傳統(tǒng)的聲學(xué)濾波器受器件壓電材料聲速小、機(jī)電耦合系數(shù)低的限制,難以滿足需求[1]。目前,基于薄膜IPD 工藝的濾波器因具有高頻、大帶寬、體積小、易于集成等特點(diǎn)[2-4],成為當(dāng)前研究的熱門方向。

薄膜IPD 工藝具有加工精度高、均一性好等優(yōu)點(diǎn),使得濾波器能在滿足帶寬需求的同時(shí)極大地縮小尺寸。然而,IPD 器件的膜層通常很薄,并且受半導(dǎo)體襯底的導(dǎo)電性影響,濾波器電感Q值較低,整體損耗較大。因此,許多學(xué)者針對(duì)如何降低IPD 器件損耗在材料、工藝、電路結(jié)構(gòu)等方面進(jìn)行了探索。Zuo 等[5]提出將IPD 電路與聲學(xué)諧振器相結(jié)合,通過(guò)使用更少的LC 元件來(lái)增大帶寬、降低損耗,但實(shí)驗(yàn)?zāi)Ｐ瓦^(guò)于理想化,并且損耗性能改善不顯著。Wu 等[6]應(yīng)用高Q值非對(duì)稱差分電感和空氣橋增強(qiáng)電容來(lái)提升電路性能,但器件制備流程復(fù)雜、加工難度大。Chen 等[7-8]采用GaAs 作為襯底材料,器件損耗有所改善,但GaAs IPD 工藝通常采用Au 或Au/Cu 作為金屬材料,工藝成本太高。因此,如何獲得低損耗、低成本的大帶寬薄膜IPD 濾波器,仍是一個(gè)亟待解決的問(wèn)題。

針對(duì)上述問(wèn)題,本文利用PCB 基板中金屬膜較厚、層數(shù)多、便于設(shè)計(jì)高Q值電感的優(yōu)點(diǎn),將以往IPD 濾波器的主諧振回路平面螺旋電感改為三維結(jié)構(gòu)電感形式放置在PCB 基板內(nèi),大幅提高電感Q值,降低器件損耗。將薄膜IPD 技術(shù)與PCB 技術(shù)二者優(yōu)勢(shì)相結(jié)合,還能減小電路面積,降低器件成本。此外,通過(guò)引入外部串聯(lián)電路和源負(fù)載耦合結(jié)構(gòu)拓寬了通帶帶寬,并產(chǎn)生了三個(gè)帶外零點(diǎn)來(lái)提升帶外抑制。最終制備了一款工作在N77 頻段的大帶寬、多零點(diǎn)帶通濾波器,并進(jìn)行了實(shí)際測(cè)試。

1 理論與設(shè)計(jì)

1.1 電路結(jié)構(gòu)分析

為得到高性能濾波器,本文在二階帶通濾波器電路基礎(chǔ)上進(jìn)行結(jié)構(gòu)變換,具體變換過(guò)程如圖1 所示。圖1(a)為由兩個(gè)諧振回路、三個(gè)導(dǎo)納逆變器組成的二階帶通濾波器等效電路。根據(jù)導(dǎo)納逆變器原理[9],在窄帶近似的情況下,使用電容電感網(wǎng)絡(luò)對(duì)逆變器進(jìn)行等效變換,得到圖1(b)所示電路。針對(duì)此時(shí)出現(xiàn)理論負(fù)值電容的情況,可通過(guò)相鄰的正值電容并聯(lián)消除,得到圖1(c)所示電路。值得注意的是,在窄帶近似的情況下,圖1(a)～(c)電路結(jié)構(gòu)是等效的,圖1(c)等效電路局限于窄帶濾波器。

圖1 帶通濾波器等效電路。(a)采用導(dǎo)納逆變器;(b)使用等效電路替換逆變器;(c)合并并聯(lián)電容Fig.1 Equivalent circuit of the bandpass filter.(a) A bandpass filter circuit with admittance inverters;(b) A bandpass filter circuit with admittance inverters replaced by equivalent circuit;(c) A bandpass filter circuit after combining shunt capacitors

為了實(shí)現(xiàn)大帶寬濾波器,本文在電路兩側(cè)各級(jí)聯(lián)一個(gè)串聯(lián)電路L1和C1,起到拓寬通帶、調(diào)節(jié)帶內(nèi)平坦度的作用。同時(shí),級(jí)聯(lián)串聯(lián)電路在通帶左側(cè)位置形成了一個(gè)傳輸零點(diǎn)。此外,為提高濾波器選擇性,本設(shè)計(jì)通過(guò)引入源負(fù)載耦合電容Cm,在通帶兩側(cè)各增加了一個(gè)傳輸零點(diǎn)。最終帶通濾波器等效電路結(jié)構(gòu)如圖2(a)所示,元件參數(shù)如下:L1=2.95 nH,L2=0.47 nH,Lm=1.6 nH,C1=3.7 pF,C2=4.22 pF,C3=0.93 pF,Cm=0.01 pF。計(jì)算的電路頻率響應(yīng)如圖2(b)所示。

圖2 (a) 帶通濾波器原理圖;(b) 頻率響應(yīng)Fig.2 (a) Schematic of the proposed bandpass filter;(b) Frequency response of the bandpass filter

1.2 高Q 值電感和電容設(shè)計(jì)

與傳統(tǒng)LC 濾波器不同,IPD 工藝集總濾波器的電感大多為平面螺旋電感,其電感值與其幾何形狀相關(guān),如圖3 所示。對(duì)于四邊形平面螺旋電感,可運(yùn)用下述公式大致計(jì)算[10]:

圖3 平面電感結(jié)構(gòu)Fig.3 Structure of the planar inductor

式中:K1和K2為固定系數(shù);n為匝數(shù);ρ為填充率;davg代表的是內(nèi)徑din和外徑dout的算術(shù)平均值。

其中,填充率ρ的計(jì)算公式為:

方形電感器的固定系數(shù)為K1=2.34 和K2=2.75。平面電感的品質(zhì)因數(shù)一般只能達(dá)到30 左右,且自諧振頻率較低。當(dāng)平面電感作為主諧振電感時(shí),將嚴(yán)重影響高頻波段濾波器的帶內(nèi)特性和帶外抑制。

為提升電路損耗性能,本文將主諧振電路的電感與其余電感分開(kāi)設(shè)計(jì)。鑒于PCB 基板金屬厚、層數(shù)多、成本低,提出將主諧振電感以三維電感的形式設(shè)計(jì)在基板內(nèi),以提高電感Q值。如圖4(a)和圖(b)所示,兩個(gè)三維電感同向放置,并在電感四周設(shè)置一圈金屬柱,以避免引入板間寄生電容影響濾波器的整體性能。進(jìn)一步地,腔體式的結(jié)構(gòu)設(shè)計(jì)能將磁場(chǎng)能量束縛在金屬柱范圍內(nèi),也起到屏蔽的作用,避免外部電路帶來(lái)不必要的耦合。其余旁路電感以平面電感形式集成在硅基芯片上,硅片阻值為5000 Ω·cm,金屬厚度為4.5 μm,具體電感尺寸可通過(guò)公式(1)～(3)進(jìn)行計(jì)算。

使用電磁仿真軟件進(jìn)行建模仿真,可以得到準(zhǔn)確電感值,電感特性可以通過(guò)Y參數(shù)計(jì)算獲得:

仿真得到的三維電感特性如圖4(c)所示,該電感在3.7 GHz 時(shí)Q值大于100,自諧振頻率大于20 GHz,比傳統(tǒng)的平面螺旋電感具有更高的Q值和更寬的頻率使用范圍。

圖4 (a) 電感三維圖;(b) 俯視圖,單位:mm;(c) 電感值與Q 值隨頻率變化曲線Fig.4 (a) 3-D view of inductor;(b) Top view of inductor;(c) Dependence of inductance and quality factor on frequency

使用薄膜IPD 工藝加工薄膜介質(zhì),能夠提高單位電容密度,在小區(qū)域內(nèi)滿足電路需求。如使用SiNx作為MIM 電容的介質(zhì)材料,當(dāng)介質(zhì)厚度為0.1 μm 時(shí),單位電容密度可以達(dá)到600 pF/mm2,電容Q值高于500。然而,由于介質(zhì)厚度過(guò)薄,MIM 結(jié)構(gòu)難以滿足0.1 pF 量級(jí)電容的精度需求。故采用叉指電容的結(jié)構(gòu)進(jìn)行小電容設(shè)計(jì)。叉指電容的指條寬度為5 μm,指間間隙為5 μm,金屬厚度為2 μm,可以通過(guò)改變指條對(duì)數(shù)精準(zhǔn)控制電容大小。如圖5 所示,電路結(jié)構(gòu)與圖2(a)電路相對(duì)應(yīng),C1、C2、C01和C23采用MIM 電容結(jié)構(gòu),Cm采用叉指電容結(jié)構(gòu)。

圖5 濾波器芯片結(jié)構(gòu)Fig.5 Configuration of the proposed filter chip

1.3 基板與芯片的實(shí)現(xiàn)與結(jié)合

通過(guò)金球倒裝工藝將芯片鍵合到基板上。如圖6(a)所示,金球上方為倒置的IPD 芯片,下方為包含高Q值電感和輸入輸出端口的基板。金球上下層鍵合區(qū)域的材料為Al 或Au,以保證上下層有足夠的結(jié)合力。芯片表面使用Ti/Al 金屬材料,基板表面使用Ni、Pd 和Au 鍍層。

圖6 (a) 鍵合結(jié)構(gòu)剖面圖,單位:μm;(b) 基板整體結(jié)構(gòu)Fig.6 (a) Cross-sectional views of the bonding structure(Unit:μm);(b) Overall structure of the proposed PCB

采用金球倒裝鍵合工藝主要起到三個(gè)作用:(1)用于上下層的信號(hào)互聯(lián);(2)用于上下兩層的共地;(3)為基板上層的濾波器提供電磁屏蔽,防止其干擾外界以及外界對(duì)其產(chǎn)生干擾。輸入輸出端口皆位于下層基板,因此下層基板尺寸大于上層芯片。為方便后續(xù)濾波器測(cè)試,將電感放置在5 mm×5 mm 的基板內(nèi),使用CPW 結(jié)構(gòu)將輸入輸出端引到基板底層,如圖6(b)所示。

2 工藝實(shí)現(xiàn)步驟

圖7 展示了本文濾波器硅基芯片的加工工藝。采用電阻率為5000 Ω·cm 的高阻硅片作為襯底,以提高平面電感的Q值。首先,在硅襯底上濺射3 μm 厚的SiO2,用于實(shí)現(xiàn)硅片與平面螺旋電感的隔離。在SiO2上通過(guò)剝離工藝得到厚度為2 μm 的鋁圖案(M1)作為MIM 電容器的下電極板。濺射0.1 μm 厚的SiNx作為電容器介質(zhì),并對(duì)非電容位置進(jìn)行光刻開(kāi)窗。蒸發(fā)1 μm 厚的金屬層(M2),部分作為MIM 電容的上極板,其余起到連接柱作用。進(jìn)行SiO2的濺射,將金屬完全覆蓋在SiO2內(nèi),并使用CMP 與刻蝕工藝進(jìn)行磨平開(kāi)窗。

圖7 IPD 工藝流程步驟Fig.7 Process flow of IPD technology

通過(guò)反濺工藝對(duì)M2 開(kāi)窗位置進(jìn)行表面處理,去除殘留SiO2等氧化物后,再通過(guò)剝離工藝制作一層3 μm 厚的金屬鋁(M3)。最終在M3 層上制作一層1.1 μm 厚的Ti/Al 金屬PAD。后續(xù)將金球植在芯片表面,再將芯片倒裝在基板上,使用熱壓超聲的方式將二者鍵合。

3 實(shí)驗(yàn)結(jié)果與測(cè)量

基于上述分析,本文設(shè)計(jì)了一款N77 頻段的帶通濾波器。為驗(yàn)證設(shè)計(jì)方案的準(zhǔn)確性,結(jié)合IPD 工藝和PCB 工藝加工得到了N77 頻段濾波器。所制作的濾波器整體結(jié)構(gòu)如圖8(a)所示,倒裝完成后通過(guò)覆膜將濾波器完全密封,如圖8(b)所示。圖8(a)中紅框所示為該BPF 的實(shí)際大小(不包含額外引出的輸入輸出PAD),尺寸為2.2 mm × 3.0 mm,即0.027λ0×0.037λ0,其中λ0為3.7 GHz 的波長(zhǎng)。

圖8 (a) 濾波器仿真結(jié)構(gòu);(b) 濾波器實(shí)物圖Fig.8 (a) 3-D view of the proposed filter;(b) Photograph of the fabricated filter

將濾波器元件焊接在評(píng)估板(EVB,Evaluation Board)上,使用矢量網(wǎng)絡(luò)分析儀(是德科技,E5071C)進(jìn)行測(cè)試,測(cè)量結(jié)果與仿真結(jié)果對(duì)比如圖9 所示。實(shí)測(cè)損耗為-2.58 dB,上阻帶存在兩個(gè)零點(diǎn),帶外抑制大于30 dB,下阻帶存在一個(gè)零點(diǎn),帶外抑制大于20 dB。需要注意的是,測(cè)試結(jié)果比圖2(b)理想頻率響應(yīng)多一個(gè)傳輸極點(diǎn),這是由于測(cè)試結(jié)果中包含了基板和測(cè)試板的影響。經(jīng)仿真探究發(fā)現(xiàn),該額外極點(diǎn)是由基板和芯片間的寄生電容效應(yīng)導(dǎo)致的。如圖10 所示,基板電場(chǎng)強(qiáng)度最大的區(qū)域與芯片輪廓基本吻合,二者間確實(shí)存在較強(qiáng)的電容效應(yīng)。

圖9 濾波器仿真及測(cè)試結(jié)果Fig.9 Simulated and measured results of the proposed filter

圖10 基板電場(chǎng)分布圖Fig.10 Electric field distribution of PCB

此外,本文使用鋁作為主要金屬材料,后續(xù)可以使用導(dǎo)電性更好的金屬材料如銅、金等,以進(jìn)一步降低歐姆損耗,提升帶內(nèi)性能。測(cè)試結(jié)果與仿真結(jié)果整體吻合較好,帶外區(qū)域存在較小偏差,這是由于EVB板與器件之間存在耦合,并且EVB 板和測(cè)試接頭存在一定插損。

表1 展示了本研究濾波器與已有文獻(xiàn)中IPD 濾波器的性能對(duì)比?？梢园l(fā)現(xiàn),本文所設(shè)計(jì)的濾波器擁有多個(gè)零點(diǎn),且在使用低成本的鋁作為主金屬材料的情況下,器件損耗依然相對(duì)較好。

表1 與文獻(xiàn)中現(xiàn)有IPD 工藝濾波器對(duì)比Tab.1 Comparisons with some related IPD filters

4 結(jié)論

本文將IPD 工藝和PCB 工藝相結(jié)合,設(shè)計(jì)并制備出了一款小尺寸(2.2 mm×3.0 mm)的大帶寬、低損耗、低成本濾波器。基于PCB 基板的成本較低、內(nèi)置電感Q值較高的特性,最終制備的濾波器最低損耗為-2.58 dB,1 dB 帶寬為918 MHz。相較于其他已有的IPD 電路器件,本文基于低成本的鋁材料器件仍在損耗性能方面占有優(yōu)勢(shì),證明了該工藝結(jié)合的優(yōu)越性?；谏鲜鰞?yōu)點(diǎn),本濾波器有望應(yīng)用于5G/6G 毫米波通信系統(tǒng)中。