基于CMOS反相器的模擬電路研究

裴志軍

（天津職業(yè)技術(shù)師范大學(xué)電子工程學(xué)院，天津300222）

隨著CMOS工藝技術(shù)的持續(xù)進(jìn)步，器件結(jié)構(gòu)從傳統(tǒng)平面MOSFET（metal oxide semicon-ductor field effect transistor）轉(zhuǎn)向三維FinFET（Fin field effect transistor），電源電壓也逐漸降低到1 V以下，數(shù)字集成電路的速度、功耗等性能得到有效改善，但是模擬集成電路的性能卻面臨著嚴(yán)峻挑戰(zhàn)[1-2]。平面MOSFET晶體管的固有增益通常隨工藝技術(shù)節(jié)點的微縮而下降，而FinFET晶體管雖然可有效改善溝道控制，但仍難于獲得模擬電路期望的理想高增益。在亞1 V電源電壓情況下，若晶體管工作在亞閾值區(qū)，則能夠獲得較高的跨導(dǎo)，但是信號擺幅的降低使信噪比受到限制，跨導(dǎo)線性也將變差[3]。不同于傳統(tǒng)的模擬電路拓?fù)浞椒?，基于CMOS反相器的模擬電路設(shè)計能夠充分受益于CMOS技術(shù)節(jié)點微縮帶來的高速、低功耗等性能優(yōu)勢，從而受到研究者的廣泛關(guān)注[4-6]。近年來，便攜式設(shè)備的需求快速增長，因采用電池或者能量收集方式電源供電，故對相關(guān)電路的能效有著苛刻要求[7]。而基于CMOS反相器的模擬電路在適應(yīng)于低電源電壓的同時，能夠獲得較高的能效[8]。為此，本文基于CMOS反相器跨導(dǎo)特性分析，對CMOS反相器在低壓、高能效模擬單元電路中的應(yīng)用進(jìn)行研究，并探討基于CMOS反相器的模擬電路的潛在應(yīng)用前景。

1 CMOS反相器跨導(dǎo)

圖1為CMOS反相器。在低壓模擬電路設(shè)計中，常采用基于CMOS反相器的技術(shù)，CMOS反相器的基本電路如圖1（a）所示。應(yīng)用中有時也將CMOS反相器的輸入輸出短接，構(gòu)成分壓器，如圖1（b）所示。

圖1 CMOS反相器

基于CMOS反相器電路的主要優(yōu)點，即具有寬的輸出擺幅，在給定電流下可獲得較高的跨導(dǎo)，使得允許在速度、功耗和噪聲之間優(yōu)化，以及結(jié)構(gòu)簡單且不存在影響電路頻響特性的內(nèi)部節(jié)點等。但是，作為模擬電路，其也存在一些缺點，如單端輸入而缺少正相輸入端，直流增益相對較低，且電路特性對工藝、電壓、溫度變化的波動敏感[9]。CMOS反相器等效如圖2所示。

圖2 CMOS反相器等效

實際應(yīng)用中，CMOS反相器可以等效為一個正相輸入端固定在參考電壓的差分放大器，如圖2（a）所示。其中，參考電壓等效于反相器的轉(zhuǎn)換閾值電壓，如圖2（b）所示，即輸入和輸出相等時的輸入電壓。反相器轉(zhuǎn)換閾值電壓可近似表示為

式中：Kn=（W/L）nμnCox，Kp=（W/L）pμpCox分別為NMOS和PMOS晶體管的導(dǎo)電因子；Vtn、Vtp分別為相應(yīng)的閾值電壓。

當(dāng)NMOS和PMOS晶體管特性完全匹配時，轉(zhuǎn)換閾值電壓近似為VDD/2。作為比較器應(yīng)用時，轉(zhuǎn)換閾值電壓也即比較參考電平。

當(dāng)CMOS反相器作為跨導(dǎo)單元偏置在轉(zhuǎn)換閾值電壓附近時，電路中的晶體管通常都工作于飽和區(qū)，假設(shè)工作在飽和區(qū)的NMOS和PMOS晶體管特性完全匹配，則輸出電流可近似表示為

顯然，CMOS反相器的跨導(dǎo)可近似表示2個晶體管的跨導(dǎo)之和，即gm=gmn+gmp。因此，對于給定偏置電流，CMOS反相器的跨導(dǎo)要大于相應(yīng)的NMOS共源放大器。因此，如果NMOS和PMOS晶體管特性匹配，則CMOS反相器跨導(dǎo)具有良好線性，且當(dāng)偏置在轉(zhuǎn)換閾值時可以獲得最大線性增益。此外，與電阻負(fù)載NMOS共源電路相比較，NMOS和PMOS晶體管推挽驅(qū)動有效改善了跨導(dǎo)線性，提供了更寬輸出擺幅，并且可偏置在AB類工作模式，從而獲得更大的功率效率，實現(xiàn)高能效電路。應(yīng)用中也僅有輸入和輸出節(jié)點，因而不會產(chǎn)生寄生極點。

上述分析表明，模擬電路應(yīng)用中一般需要將CMOS反相器偏置在轉(zhuǎn)換閾值附近，特別在差分結(jié)構(gòu)應(yīng)用中，反相器轉(zhuǎn)換閾值電壓也作為信號共模電壓，而圖1中的分壓器可用作所需要的偏置電壓或共模電壓。該分壓器一方面提供電路偏置，同時也可作為分流負(fù)載阻抗，即電流電壓轉(zhuǎn)換器。

2 低壓、高能效模擬單元電路

2.1 低壓運算跨導(dǎo)放大器

模擬電路中，運算跨導(dǎo)放大器（operational transconductance amplifier，OTA）作為最基本的功能模塊，可應(yīng)用于采樣保持、比較器、數(shù)據(jù)轉(zhuǎn)換器、有源濾波器等電路。通常OTA應(yīng)具有應(yīng)用所要求的增益、帶寬和線性性能，特別是在低電源電壓情況下，為了能夠獲得所需要的性能，相關(guān)研究提出了各種技術(shù)[3]。一種方法是將晶體管襯底作為輸入信號端，調(diào)節(jié)晶體管的閾值電壓，從而降低偏壓要求?；谝r底端輸入的OTA能夠在亞閾值電壓下工作，但與柵輸入OTA相比較，給定電流的襯底跨導(dǎo)較低，功率效率較低。并且由于襯底作為控制端，與傳統(tǒng)接固定電位（地或電源）不同，這種方法要求3阱CMOS工藝，很難適用于采用FinFET的先進(jìn)CMOS技術(shù)節(jié)點。另外，由于晶體管工作偏置電壓的限制，在低電源電壓下獲得高直流增益，難于采用傳統(tǒng)的晶體管級聯(lián)結(jié)構(gòu)，而應(yīng)用負(fù)阻抗負(fù)載或者通過交叉耦合來增加輸出阻抗，可以補(bǔ)償由于低壓工作導(dǎo)致的直流增益衰減，從而使低壓OTA獲得高直流增益。應(yīng)用中也常采用差分OTA結(jié)構(gòu)，包括全差分FD（fully differential）和偽差分PD（pseudo differential）2種結(jié)構(gòu)。與全差分結(jié)構(gòu)相比較，偽差分對結(jié)構(gòu)基于2個獨立CMOS反相器，無尾電流源上壓降，且可通過級聯(lián)獲得高直流增益，更適合于低電源電壓應(yīng)用。

基于CMOS反相器構(gòu)建的低壓OTA與CMOS反相邏輯門具有同樣拓?fù)浣Y(jié)構(gòu)，但需要偏壓使NMOS和PMOS晶體管工作于飽和區(qū)或者亞閾值區(qū)?？梢圆捎瞄_關(guān)電容電壓偏置方法，使OTA工作于AB類作為結(jié)構(gòu)簡單而能量有效的增益級，而相對較低的增益難于滿足高線性系統(tǒng)應(yīng)用要求，雖然采用多級可改善直流增益，但是仍受離散時間工作特征限制。為了有效改善增益，可考慮基于連續(xù)時間的偽差分OTA拓?fù)浣Y(jié)構(gòu)。低壓自偏壓OTA如圖3所示。

圖3 低壓自偏壓OTA

在模擬電路設(shè)計中廣泛應(yīng)用的二極管負(fù)載共源級結(jié)構(gòu)，由于不存在尾晶體管，也適合低壓應(yīng)用，如圖3（a）左半部分所示。如果將圖中左半部分中互補(bǔ)的2種結(jié)構(gòu)相結(jié)合，則可得到基于CMOS反相器的互補(bǔ)結(jié)構(gòu)，如圖3（a）右半部分所示。晶體管M1、M4構(gòu)成輸入級反相器，具有增強(qiáng)跨導(dǎo)和高能效性能。晶體管M2、M5構(gòu)成的二極管負(fù)載反相器能夠以連續(xù)時間模式穩(wěn)定輸入級反相器的輸出電壓。晶體管M3、M6構(gòu)成輸出級反相器，但缺少偏壓控制。因而，應(yīng)用中往往構(gòu)成偽差分對結(jié)構(gòu)，如圖3（b）所示，并且通過將二極管反相器交叉耦合到對邊輸出級反相器，提供偏壓控制，同時交叉耦合偏置控制也使偽差分OTA的增益性能得到改善。這種低壓自偏壓偽差分OTA工作于連續(xù)時間模式，從而通過級聯(lián)獲得更高的增益。

2.2 高增益離散時間積分器

離散時間積分器（discrete time integrat or，DTI）可廣泛應(yīng)用于各種開關(guān)電容SC（switched capacitor）電路中，包括濾波器、Δ-ΣADC（analog to digital converters）等?；贑MOS反相器的離散時間積分器存在的主要限制是放大器有限的直流增益，在應(yīng)用中將導(dǎo)致增益相關(guān)的誤差。另外，CMOS反相器等效為運算放大器但缺少正相輸入端，使得其難于通過簡單級聯(lián)獲得更大增益。為了獲得高增益，可采用相關(guān)雙采樣（correlated double sampling，CDS）技術(shù)，能夠在抑制失調(diào)和低頻噪聲的同時，有效改善直流增益，采用CDS技術(shù)的兩級SC積分器結(jié)構(gòu)如圖4所示。

圖4 兩級SC積分器

電路采用了簡單的CMOS反相器構(gòu)成的兩級放大器A1和A2，放大器的正相輸入端等效為與反相器轉(zhuǎn)換閾值電壓相同的參考電壓節(jié)點。在相關(guān)雙采樣時，第1次采樣階段，將與輸入電壓差（V2-V1）成正比的電荷存儲到第一級的電容CT；第2次采樣階段，再將所存儲的電荷轉(zhuǎn)移到第二級的電容CF，從而產(chǎn)生期望的輸出電壓。

為了方便分析，將考慮輸入為直流電壓情況，并且假設(shè)輸出電壓達(dá)到了最終漸近值，也即在采樣時鐘周期內(nèi)電壓保持不變。如果不考慮放大器的輸入失調(diào)電壓，則通過分析可得到直流輸出電壓近似表達(dá)式[10]

假設(shè)構(gòu)成兩級放大器的CMOS反相器的增益均為A0，則可獲得大于（A0）3量級的高增益。

2.3 g m-C濾波器

連續(xù)時間集成濾波器常采用由跨導(dǎo)和電容構(gòu)成的gm-C積分器結(jié)構(gòu)的方法。若跨導(dǎo)單元采用基于CMOS反相器電路，由于沒有內(nèi)部節(jié)點，不會導(dǎo)致相應(yīng)的寄生極點而影響濾波器的傳輸函數(shù)，因此有望獲得近似理想的帶寬。另外，該積分器結(jié)構(gòu)的直流增益近似為跨導(dǎo)gm與輸出阻抗的乘積。如果通過一個與輸出阻抗并聯(lián)的負(fù)阻抗負(fù)載進(jìn)行補(bǔ)償，則可以增加直流增益，并且理論上可獲得近似無窮大的直流增益。因此，如果CMOS反相器跨導(dǎo)單元與輸出阻抗補(bǔ)償技術(shù)相結(jié)合，則理論上能夠獲得近似理想直流增益和帶寬的積分器。

基于CMOS反相器的gm-C濾波器中的跨導(dǎo)單元如圖5所示[11]。

圖5 基于CMOS反相器的gm-C濾波器的跨導(dǎo)單元

圖中，反相器Inv1和Inv2構(gòu)成偽差分輸入對，則差分輸出電流可表示為

顯然，只要晶體管工作在飽和區(qū)，具有理想平方律特性，則可獲得線性差分跨導(dǎo)單元。為了抑制共模輸出電流，應(yīng)當(dāng)使所有CMOS反相器都完全匹配。

從圖5可知，共模輸出電壓由4個反相器Inv3、Inv4、Inv5和Inv6構(gòu)成的電路控制。對于共模信號，Vout-節(jié)點的等效負(fù)載電阻為1/（gm5+gm6），Vout+節(jié)點等效負(fù)載電阻為1/（gm4+gm3）。而對于差分信號，Vout-節(jié)點的等效負(fù)載電阻為1/（gm5-gm6），Vout+節(jié)點的等效負(fù)載電阻為1/（gm4-gm3）。假設(shè)4個反相器的電源電壓相同且完美匹配，則具有相同的線性跨導(dǎo)。因此，該電路對于差分信號構(gòu)成高阻抗負(fù)載，而對于共模信號構(gòu)成低阻抗負(fù)載，從而使輸出共模電壓受到抑制。如果設(shè)計中選擇gm3＞gm4，gm5=gm4，gm6=gm3，則可通過具有負(fù)值的負(fù)載阻抗補(bǔ)償，有效改善積分器的差分信號直流增益。另外，由于基于CMOS反相器不存在內(nèi)部節(jié)點，使得基于gm-C積分器的濾波器具有近似理想帶寬，同時也具有AB類工作模式，易獲得高能效。在調(diào)諧濾波器應(yīng)用中，為了獲得調(diào)制跨導(dǎo)，這種基于CMOS反相器的gm-C濾波器結(jié)構(gòu)的低電源電壓受到一定的限制[12]。

3 應(yīng)用展望

對于基于CMOS反相器的低壓高能效模擬電路，研究者在眾多應(yīng)用領(lǐng)域進(jìn)行了廣泛且深入探索。全flash型A/D轉(zhuǎn)換器結(jié)構(gòu)是高速轉(zhuǎn)換器設(shè)計中最常采用的方法，從功耗和面積方面考慮，比較器的結(jié)構(gòu)尤為重要。通常采用的比較器結(jié)構(gòu)包括差分放大器型、動態(tài)鎖存器型等，這些傳統(tǒng)比較器結(jié)構(gòu)往往存在一些缺點，如要求電阻或電容陣列、直流偏壓、較高功耗、電荷注入誤差、亞穩(wěn)態(tài)誤差等。CMOS反相器也可考慮作為比較器，采用反相器閾值量化（threshold inverter quantizer，TIQ）方法，即TIQ比較器[13]。TIQ比較器由兩級CMOS反相器級聯(lián)構(gòu)成，如圖6所示。

圖6 TIQ比較器

輸入模擬信號量化近似無靜態(tài)功耗，量化電平通過調(diào)節(jié)晶體管尺寸來設(shè)置，兩級反相器應(yīng)保持同樣的轉(zhuǎn)換閾值電平，以確保輸入信號上升和下降期間的線性均衡。

考慮特殊應(yīng)用情況，當(dāng)數(shù)據(jù)轉(zhuǎn)換器的精度只需要1位時，TIQ比較器的設(shè)計將變得直接而簡單。一種完全基于CMOS反相器的離散時間一階Δ-Σ調(diào)制器如圖7所示，該調(diào)制器主要由積分器INT（integrator）、1位ADC和1位DAC構(gòu)成[14]。

圖7 一階Δ-Σ調(diào)制器

積分器采用上述基于CMOS反相器的高增益兩級結(jié)構(gòu)，其中參考節(jié)點由單位增益連接的反相器I8提供，即反相器轉(zhuǎn)換閾值電壓，且通過CDS機(jī)理抑制噪聲和失調(diào)。1位ADC的比較器采用了鐘控結(jié)構(gòu)，在第1階段，反相器I3將輸入采樣放大，并偏置反相器I4的柵極；在第2階段，反相器I4和I5構(gòu)成雙穩(wěn)態(tài)環(huán)，依賴于第1階段的偏壓逐漸穩(wěn)定到全邏輯1或0邏輯狀態(tài)。位于反饋環(huán)路中的DAC將ADC的輸出電流反饋給積分器輸入端2。1位DAC由2個反相器級聯(lián)實現(xiàn)，高電平邏輯和低電平邏輯的參考電壓分別與電源電壓和地相一致。

由于結(jié)構(gòu)簡潔，頻率易于調(diào)節(jié)，基于CMOS反相器的環(huán)形振蕩器得到廣泛應(yīng)用[15]。對于由3級反相器構(gòu)成的環(huán)形振蕩器，在第1級反相器后，若將第2級反相器分為2條支路，并且嵌入不同的失調(diào)電壓，則可構(gòu)成應(yīng)用于開關(guān)電容電路的環(huán)形放大器（ring amplifiers，RAMP）結(jié)構(gòu)[16]。由于基于CMOS反相器，RAMP放大器能夠很好受益于CMOS工藝技術(shù)節(jié)點的微縮，適合于低壓高能效ADC應(yīng)用。

移動互聯(lián)、云計算以及5G通信的發(fā)展極大推動了帶寬需求增長。光互聯(lián)比傳統(tǒng)的電互聯(lián)提供更高帶寬，從而增加通信能力和降低功耗。高速光鏈中需要跨阻放大器（transimpedance amplifier，TIA）將光電二極管產(chǎn)生的幾mA范圍小電流轉(zhuǎn)換為幾百mV的電壓信號，而不附加噪聲?；贑MOS反相器電路可以實現(xiàn)TIA期望的各種功能，包括單端到差分轉(zhuǎn)換器、可編程增益放大器、輸出緩沖器等[9]。垂直腔面發(fā)射激光器（vertical-cavity surface-emitting laser，VCSEL）對于短距離和中距離數(shù)據(jù)中心互連非常關(guān)鍵，CMOS反相器也可以用作VCSEL的單端推挽驅(qū)動器，獲得高速低功耗[17]。

傳統(tǒng)射頻前端電路常采用GaAs和SiGe技術(shù)，然而隨著CMOS技術(shù)的進(jìn)步，使得其也能夠適合于射頻應(yīng)用的低功耗高度集成。四象限模擬乘法器廣泛應(yīng)用于調(diào)制/解調(diào)、頻率轉(zhuǎn)換等無線通信領(lǐng)域的非線性應(yīng)用，采用基于CMOS反相器的拓?fù)浣Y(jié)構(gòu)能夠適合于低電源電壓需求，并使得模擬和數(shù)字兼容，對于混合信號集成電路非常具有吸引力。射頻應(yīng)用中的信號合成器，即加法器和減法器，也能夠采用基于工作在跨導(dǎo)模式下的CMOS反相器電路中實現(xiàn)[18]。另外，無源電感在高頻應(yīng)用表現(xiàn)出較差性能，如較低品質(zhì)因素、較大面積等。而有源電感在電感值可調(diào)、高品質(zhì)因數(shù)、較小面積方面表現(xiàn)出良好性能，CMOS反相器在有源電感中應(yīng)用也受到關(guān)注[19]。

4 結(jié)語

CMOS反相器受益于工藝技術(shù)節(jié)點的微縮，結(jié)構(gòu)簡單，不存在影響帶寬的寄生極點，具有給定電流下相對高的跨導(dǎo)，可工作于AB類模式，適用于構(gòu)造低壓高能效模擬電路，包括OTA、高增益DTI、gm-C濾波器等單元電路?；贑MOS反相器的低壓高能效模擬電路在許多應(yīng)用領(lǐng)域受到關(guān)注，如TIQ比較器、Δ-Σ調(diào)制器、環(huán)形振蕩器與環(huán)形放大器、光鏈中的TIA與VCSEL驅(qū)動器、射頻電路中的乘法器、合成器、有源電感等。應(yīng)用中CMOS反相器要獲得最大線性跨導(dǎo)常需要偏置在VDD/2，當(dāng)PMOS和NMOS特性匹配時，可抑制跨導(dǎo)非線性，特別是采用FinFET技術(shù)的CMOS工藝中，F(xiàn)inFET晶體管增強(qiáng)了溝道控制，使得其能夠有效改善跨導(dǎo)線性。另外，反相器特性隨溫度和工藝變化的波動，還可以采用電路技術(shù)來調(diào)節(jié)。近年來，無線、有線以及光的應(yīng)用領(lǐng)域中更高通信吞吐的需求驅(qū)動著高速中等分辨率ADC的開發(fā)，而基于CMOS反相器的高性能模擬前端有望能夠提供滿足數(shù)據(jù)轉(zhuǎn)換要求的帶寬、線性和功率效率。