基于FPGA 的磁異常數(shù)據(jù)采集系統(tǒng)設(shè)計

張燕強，賈云飛，蔡璨

（南京理工大學(xué)機械學(xué)院，江蘇南京 210094）

金屬掩埋物的探測與識別對于人類認(rèn)識和開發(fā)未知領(lǐng)域有很大幫助，該技術(shù)已被應(yīng)用于很多領(lǐng)域，如地下管道探測、海底掩埋物打撈、未爆彈藥探測等[1]。還包括航空磁探潛是通過磁探儀探測磁異信號，從而進(jìn)行航空反潛[2]。

采用磁通門傳感器陣列對金屬目標(biāo)引起的磁場變化進(jìn)行測量，從而對目標(biāo)進(jìn)行定位是一種有效的手段。為了對目標(biāo)的精準(zhǔn)識別和定位，要求同步采集磁通門傳感器陣列輸出信號，為下一步的數(shù)據(jù)處理提供基礎(chǔ)。利用FPGA 并行運算的特性，可嚴(yán)格保證同步[3]。文中基于FPGA 設(shè)計了一套同步數(shù)據(jù)采集系統(tǒng)，通過實驗驗證了系統(tǒng)的同步性和有效性。系統(tǒng)采用Altera 公司（現(xiàn)已被Intel 收購）推出的CycloneIV 系列芯片EP4CE10F17I7N，實時性強、處理速度快、靈活性強、功能可以隨時改變、功耗低[4-7]。

1 系統(tǒng)總體設(shè)計

文中設(shè)計的同步數(shù)據(jù)采集系統(tǒng)由采集部分和上位機數(shù)據(jù)處理部分組成。利用磁傳感器陣列勘探磁場時，必須同步測量陣列中各傳感器的信號，上位機才能進(jìn)行準(zhǔn)確解析?；诖?，采集部分以FPGA 為核心，主要由磁通門傳感器陣列、A/D 轉(zhuǎn)換電路、數(shù)據(jù)存儲電路、電源電路和無線數(shù)據(jù)傳輸電路組成，上位機數(shù)據(jù)處理部分由Labview 軟件實現(xiàn)。整個系統(tǒng)采用插卡式的結(jié)構(gòu)設(shè)計，便于后期的維護(hù)，每個磁通門傳感器有X、Y和Z三路信號輸出，因此，8 個磁通門傳感器共有24 路信號輸出，系統(tǒng)總體結(jié)構(gòu)如圖1所示。

圖1 系統(tǒng)總體結(jié)構(gòu)

為了降低功耗，系統(tǒng)設(shè)置了休眠模式，上電后處于休眠狀態(tài)，等待上位機的喚醒指令，當(dāng)接收到喚醒指令后，系統(tǒng)返回一個握手信號，同時系統(tǒng)開始同步采集數(shù)據(jù)，并將采集到的數(shù)據(jù)存儲在同步動態(tài)隨機存儲器（Synchronous Dynamic Random Access Memory,SDRAM）中[8-10]，采集完成后，系統(tǒng)返回一個采集結(jié)束信號，等待上位機讀取數(shù)據(jù)，當(dāng)系統(tǒng)接收到讀取指令后，通過WiFi 把存儲在SDRAM 中磁場數(shù)據(jù)發(fā)送給上位機進(jìn)行處理。

2 系統(tǒng)硬件設(shè)計

2.1 采集結(jié)構(gòu)

為了系統(tǒng)工作的可靠性和后期的維護(hù)方便，整個采集系統(tǒng)采用插卡式的結(jié)構(gòu)設(shè)計，分為主控板和采集卡兩部分。每塊采集卡采集一個傳感器的輸出信號，因此，采集系統(tǒng)共有8 塊采集卡和1 塊主控板，系統(tǒng)硬件結(jié)構(gòu)如圖2 所示。

圖2 系統(tǒng)硬件結(jié)構(gòu)

8 塊采集卡采集到的傳感器信號在主控芯片F(xiàn)PGA 的控制下，將采集到的數(shù)據(jù)存儲在主控板上的外部存儲器SDRAM 中，待一次采集工作完成之后，將采集到的數(shù)據(jù)發(fā)送給上位機進(jìn)行處理。

2.2 A/D轉(zhuǎn)換電路

A/D 轉(zhuǎn)換電路采用32 位高精度的模數(shù)轉(zhuǎn)換芯片ADS1262，該芯片可正負(fù)輸入，輸入范圍為±2.5 V，其內(nèi)部集成低噪聲可編程的增益放大器放大倍數(shù)最高可達(dá)32 倍，可編程調(diào)節(jié)采樣速率[11-14]，最高采樣率可達(dá)38400SPS。采集系統(tǒng)的每塊采集卡板載3 片ADS1262 芯片，負(fù)責(zé)采集一個磁通門傳感器的3 路輸出信號。

采集系統(tǒng)所使用的磁通門傳感器是西安華舜測量設(shè)備有限責(zé)任公司的新一代傳感器，型號是HSF923-2H5-AA，其相關(guān)參數(shù)如表1 所示。

表1 磁通門傳感器參數(shù)

由于傳感器輸出電壓信號范圍為-10～+10 V，ADS1262 芯片的輸入范圍-2.5～+2.5 V，因而，為了防止輸入信號的幅值過高而燒毀芯片，在進(jìn)行A/D 轉(zhuǎn)換之前需要對被測信號進(jìn)行相應(yīng)處理[15]。在數(shù)據(jù)傳輸過程中，不可避免的會受到50～60 Hz 信號造成的干擾，導(dǎo)致信號質(zhì)量下降，因此需要通過濾波進(jìn)行信號質(zhì)量調(diào)理[16]，采集卡的電路設(shè)計如圖3 所示。

圖3 A/D采集電路

2.3 存儲電路

由于采集系統(tǒng)每次采集的數(shù)據(jù)量為22 MB，遠(yuǎn)遠(yuǎn)超過FPGA 的片上存儲資源，而采集完成后的數(shù)據(jù)是立即發(fā)送的，不需保存，因而采用SDRAM 作為數(shù)據(jù)存儲器，其具有價格低，讀寫速度快，可突發(fā)傳輸?shù)奶攸c，文中采用的型號是HY57V256GTR，SDRAM硬件連接如圖4 所示。

圖4 SDRAM原理圖

此外，在主控板上還包含一片用于無線數(shù)據(jù)發(fā)送的WiFi模塊，主控板如圖5 所示。

圖5 主控板

3 系統(tǒng)軟件設(shè)計

3.1 系統(tǒng)軟件結(jié)構(gòu)

系統(tǒng)軟件部分主要包括上位機指令接收程序、A/D 同步采集程序、SDRAM 控制器程序和無線數(shù)據(jù)傳輸程序4 個部分，采用Verilog HDL 語言在QuartusII13.1 平臺上進(jìn)行開發(fā)，采集系統(tǒng)軟件結(jié)構(gòu)如圖6 所示。

圖6 采集系統(tǒng)軟件結(jié)構(gòu)

3.2 工作模式

為了降低功耗、延長工作時間，采集系統(tǒng)設(shè)置了休眠模式和工作模式。采集系統(tǒng)在上電后，首先開始初始化A/D 轉(zhuǎn)換器和配置SDRAM 存儲器，然后進(jìn)入休眠狀態(tài)，當(dāng)準(zhǔn)備開始采集時，上位機通過Wi-Fi向采集系統(tǒng)發(fā)送喚醒指令，在收到喚醒指令后，系統(tǒng)返回應(yīng)答信號，代表系統(tǒng)已經(jīng)喚醒，切換為工作模式，準(zhǔn)備開始采集，這時如果向系統(tǒng)發(fā)送開始采集的指令，系統(tǒng)開始采集數(shù)據(jù)，持續(xù)工作時間為30 s，在采集完成后，系統(tǒng)會自動通過Wi-Fi 將數(shù)據(jù)發(fā)送給上位機。在采集過程中，如果向系統(tǒng)發(fā)送終止采集的指令，系統(tǒng)就會終止采集，并將這次采集的數(shù)據(jù)發(fā)送給上位機，數(shù)據(jù)發(fā)送完成后，再次進(jìn)入休眠模式。

3.3 A/D同步采集程序

ADS1262 支持SPI 接口控制，整個系統(tǒng)共有24片A/D 芯片，由于要嚴(yán)格保證采集系統(tǒng)的同步性，因而程序設(shè)計時，應(yīng)保證采集數(shù)據(jù)的指令同時發(fā)送，在接收數(shù)據(jù)時，應(yīng)保證接收到的數(shù)據(jù)是同一時刻的數(shù)據(jù)，因而，采集程序采用了模塊化設(shè)計的思想，其結(jié)構(gòu)如圖7 所示。

圖7 A/D同步采集程序結(jié)構(gòu)

3.4 SDRAM控制器程序

上電后，首先初始化配置SDRAM，由于A/D 采集的數(shù)據(jù)是32 位的，而選用的SDRAM 存儲器的每個存儲單元為16 位，因此，每個數(shù)據(jù)需要連續(xù)的兩個存儲單元來存儲，將SDRAM 配置成突發(fā)傳輸?shù)姆绞剑琒DRAM 的工作流程如圖8 所示。

圖8 SDRAM工作流程

3.5 無線數(shù)據(jù)傳輸

由于采集系統(tǒng)工作條件的限制，不能通過有線傳輸?shù)姆绞桨l(fā)送數(shù)據(jù)，因而該系統(tǒng)采用Wi-Fi 來進(jìn)行數(shù)據(jù)的無線傳輸。在一次采集工作結(jié)束后，系統(tǒng)啟動數(shù)據(jù)傳輸模式，自動將保存在SDRAM 中的數(shù)據(jù)發(fā)送給上位機。

4 系統(tǒng)實驗

4.1 正弦波采樣測試

測試系統(tǒng)采集信號發(fā)生器輸出的頻率為20 Hz，峰峰值為2 V的正弦波，正弦波采樣結(jié)果波形如圖9所示。

圖9 正弦波采樣結(jié)果

采樣數(shù)據(jù)快速傅里葉變換的結(jié)果如圖10 所示。

圖10 采樣數(shù)據(jù)快速傅里葉變換結(jié)果

通過采樣波形及快速傅里葉變換結(jié)果可知，采集卡采到的信號是峰峰值為2 V、頻率為20 Hz 的正弦信號，和信號發(fā)生器輸出的信號一致，采集系統(tǒng)可正常工作。

4.2 同步性測試

利用QuartusII13.1 軟件自帶SignalTap 調(diào)試工具，抓取信號的實時波形，驗證采集系統(tǒng)的同步性，同步性測試結(jié)果如圖11 所示。

圖11 同步性測試結(jié)果

可以看出，當(dāng)系統(tǒng)接收到采集命令后，各個通道開始同時采集磁通門傳感器陣列的數(shù)據(jù)，同步性良好。

4.3 噪聲水平測試

在信號輸入端短接并接地的條件下，測試采集系統(tǒng)的電路噪聲，并根據(jù)數(shù)理統(tǒng)計的方法，將噪聲的分布情況繪成如圖12 所示的噪聲分布曲線。

圖12 噪聲分布情況

以第6 個傳感器的噪聲數(shù)據(jù)為例，從圖中可以看出，電路的噪聲平均值為13 μV，最大值為35 μV，最小值為9 μV，峰峰值為44 μV。根據(jù)表1 可知，傳感器的靈敏度為100 μV/nT，電路的噪聲水平低于傳感器的靈敏度，因而采集系統(tǒng)具有良好的工作性能。

4.4 目標(biāo)探測實驗

當(dāng)在傳感器附近沒有目標(biāo)時，傳感器陣列的靜態(tài)輸出信號如圖13 所示。

圖13 傳感器靜態(tài)輸出

采集系統(tǒng)開始工作以后，在距離傳感器2 m 的位置揮動金屬目標(biāo)，目標(biāo)探測結(jié)果如圖14 所示。

圖14 目標(biāo)探測結(jié)果

為了方便觀察在目標(biāo)探測過程中傳感器各個軸輸出信號的變化情況，將傳感器X、Y、Z軸的輸出情況分別如圖15、圖16 和圖17 所示。

圖15 X軸輸出

圖16 Y軸輸出

圖17 Z軸輸出

可以看出，當(dāng)有目標(biāo)出現(xiàn)時，傳感器的輸出信號有明顯的波動，實現(xiàn)了磁異常目標(biāo)探測的功能。

5 結(jié)束語

文中根據(jù)磁通門傳感器的工作原理，設(shè)計了一套磁異常探測系統(tǒng)，重點介紹了磁異常探測系統(tǒng)的硬件電路設(shè)計和軟件結(jié)構(gòu)，實驗結(jié)果表明，系統(tǒng)同步采集性能良好，噪聲水平遠(yuǎn)低于文中所采用的磁通門傳感器的靈敏度，在2 m 范圍內(nèi)能有效探測目標(biāo)。