基于FPGA的高壓斷路器分合閘參數(shù)檢測系統(tǒng)研究

朱寧寧，鄭 祥，王 卓

（大連交通大學(xué) 電氣信息工程學(xué)院，大連116028）

高壓斷路器在電力系統(tǒng)正常工作時可以把各種電氣設(shè)備在電網(wǎng)中切斷和接通；在系統(tǒng)發(fā)生故障時，可以迅速將故障部分切斷，防止電流過大造成事故范圍擴大[1]。因此，高壓斷路器性能的可靠性直接關(guān)系到電力系統(tǒng)的安全運行[2]。而高壓斷路器分合閘線圈電流波形的檢測是高壓斷路器狀態(tài)檢測的一個重要方面[3]。通過線圈電流波形可以真實的反映出分合閘過程中鐵心的運動狀況及操縱機構(gòu)是否發(fā)生故障，如卡滯、脫扣、拒分、拒合等現(xiàn)象[4]。目前，高壓斷路器檢測儀大多都通過高速采集卡對線圈電流的信號進行采集[5]，并將采集到的數(shù)據(jù)發(fā)送到上位機，在上位機上進行處理，但成本高，傳輸?shù)臄?shù)據(jù)量大，亦受影響。本文提出了一種以FPGA 為控制核心的分合閘參數(shù)檢測系統(tǒng)，該系統(tǒng)可以實現(xiàn)對分合閘線圈電流波形顯示及電流最大值和分合閘時間的確定和計算。

1 分合閘線圈電流信號采集及分合閘時間提取

1.1 分合閘線圈工作原理

在高壓斷路器操動機構(gòu)中，電磁鐵作為重要的器件之一[6]。在電磁鐵得電后產(chǎn)生磁通從而產(chǎn)生吸合力，使高壓斷路器達到分合閘目的。通過線圈電流波形可以反映出二次操作回路的狀態(tài)和操作機構(gòu)的運動狀態(tài)[7]。

電磁鐵的等效電路如圖1 所示，電感的大小與線圈和鐵芯鐵軛的尺寸以及鐵芯的運動路程有密切關(guān)系，電感的值隨路程增大而增大。假設(shè)鐵芯不飽和，電感與線圈中電流的大小無關(guān)，電路的微分方程為

圖1 分合閘回路等效電路Fig.1 Equivalent circuit of open and close circuit

式中：Ψ 為線圈的磁鏈，將Ψ=L·i 帶入式（1）中化簡可得：

式中：v 是鐵心運動的速度。

1.2 分合閘線圈電流信號采集及數(shù)據(jù)處理

本文通過霍爾電流傳感器將分合閘電流信號轉(zhuǎn)化成可以被AD 采集的電壓信號。但因為高壓斷路器的工作環(huán)境中，干擾信號是無法避免的，為提高檢測系統(tǒng)的準確性和測量精度，對采集到電壓信號進行濾波處理是非常必要的。本系統(tǒng)采用FIR 數(shù)字濾波對采集到線圈電流波形數(shù)據(jù)進行處理。FIR通過當前和過去的輸入采樣點值來獲得當前輸出樣點值，該濾波器以前的輸出樣點一個也未用到，給定一個有限持續(xù)時間的非0 輸入值，結(jié)果是FIR濾波器總有一個有限時間的非0 輸出值[8]。

設(shè)輸入序列為x（n），輸出序列為y（n），則數(shù)字濾波器可用線性時不變系統(tǒng)表示為

對上式兩邊進行Z 變換可得數(shù)字濾波器的脈沖傳遞函數(shù)為

若ai=0，則有：

即得：

得到系統(tǒng)表示為

在本設(shè)計中主要使用FIR 數(shù)字濾波方法中的窗函數(shù)法，窗函數(shù)法是用時域的窗函數(shù)w（n）乘以無限長的單位沖激響應(yīng)hd（n），對無限長的單位沖激響應(yīng)序列進行截斷，構(gòu)成FIR 數(shù)字濾波器的h（n），即

窗函數(shù)法是由窗函數(shù)w（n）截取無限長序列hd（n）得到有限長序列h（n），并用h（n）近似hd（n），因此，窗函數(shù)的形狀和長度對系統(tǒng)的性能指標影響很大。本設(shè)計中采用了海明窗，先利用MATLAB 計算出濾波系數(shù)，然后在QuartusⅡ中通過Verilog 語言進行算法的程序編寫，再進行調(diào)試與仿真，即可實現(xiàn)在FPGA 上對采集到的線圈電流波形進行濾波。

1.3 斷路器動作時刻的提取方法

在線圈得電后線圈電流迅速上升，可以通過對電流的上升沿進行檢測來確定斷路器的動作觸發(fā)時刻[9]。分（合）閘時間表示為動作觸發(fā)時刻到動靜觸頭恰好接觸（或分離）的時間段，此事件的確定方法主要有振動信號分析法、觸頭加速度分析法等[10]，這些方法精度高，實現(xiàn)難度大。本文通過輔助觸點的狀態(tài)來確定分合閘時間點，即輔助觸點狀態(tài)變化時刻就是剛分（或剛合）時刻。

2 系統(tǒng)硬件設(shè)計

分合閘線圈電流波形的檢測系統(tǒng)原理如圖2所示，在檢測系統(tǒng)得電后，按下控制分合閘按鍵的同時開始對分合閘線圈的電流信號進行檢測，線圈電流經(jīng)霍爾傳感器將電流信號轉(zhuǎn)換成電壓信號，再經(jīng)過調(diào)理電路后轉(zhuǎn)換成AD 芯片可以采樣的電壓范圍內(nèi)。AD 將模擬量轉(zhuǎn)換成數(shù)字量并輸入到FPGA控制核心中，經(jīng)計算分析后，將結(jié)果通過通訊接口電路發(fā)送至PC 端。

圖2 系統(tǒng)原理圖Fig.2 System schematic diagram

2.1 霍爾電流傳感器

目前，霍爾電流傳感器主要用在電流信號的檢測中，該類型傳感器具有精度高、線性度和電氣特性好、鐵芯體積很小等優(yōu)點。本文選用補償式JLK32型霍爾電流傳感器，該傳感器通過穿心式被測量，測量原理如圖3 所示，對其他機構(gòu)的正常工作不會造成影響。將電流信號轉(zhuǎn)化為方便采集的電壓信號，原邊不通有電流時，輸出電壓為0 V，輸出電壓Vout與Iin為線性轉(zhuǎn)化關(guān)系：

圖3 霍爾電流傳感器測量原理圖Fig.3 Schematic diagram of hall current sensor measuremen

其中：Iin為線圈電流。

2.2 A/D 采集電路

AD 采集的精度及其準確性嚴重影響系統(tǒng)采樣的效果，本系統(tǒng)選用以高速采樣、低成本和低功耗的AD9226 為控制核心的外擴采樣芯片，如圖4 所示。此芯片是一款單芯片、12 位、雙通道的65MSPS模數(shù)轉(zhuǎn)換器（ADC），采用單電源供電，內(nèi)置一個片內(nèi)高性能采樣保持放大器和基準電壓源。它采用多級差分流水線架構(gòu)，數(shù)據(jù)速率達65MSPS，在整個工作溫度范圍內(nèi)保證無失碼。

圖4 AD 采樣模塊Fig.4 AD sampling module

在用AD9226 進行降頻采樣時，通常情況下先用AD 芯片進行高頻采樣，再通過在FPGA 內(nèi)部對AD 芯片采集到數(shù)據(jù)進行取舍實現(xiàn)低頻采樣，以提高采樣精度。本文先利用AD9226 對分合閘線圈電流進行50 MHz 采集，再在FPGA 內(nèi)部對AD 采集到數(shù)據(jù)進行取舍，即對AD 采集的數(shù)據(jù)進行500 個數(shù)據(jù)取均值來實現(xiàn)100 kHz 的采樣頻率。

3 系統(tǒng)軟件設(shè)計

系統(tǒng)軟件主要有：AD 采樣子程序、控制按鍵子程序、FIR 數(shù)字濾波子程序、數(shù)據(jù)分析和計算子程序及串口發(fā)送子程序，其主程序流程如圖5 所示。

圖5 主程序流程Fig.5 Flow chart of main program

系統(tǒng)上電后進行初始化設(shè)置，等待按鍵按下，按鍵動作控制斷路器的控制電路，使斷路器開始工作，同時調(diào)用AD 采集子程序，開始對分合閘線圈電流進行采集； 將采集到的數(shù)據(jù)進行FIR 數(shù)字濾波后，計算電流最大值和分合閘時間，并將得到的數(shù)據(jù)通過串口子程序發(fā)送至PC 端進行波形顯示和分合閘時間的顯示。

4 實驗結(jié)果與分析

為了驗證該系統(tǒng)的功能和測試結(jié)果的準確性，以10 kV 真空斷路器為實驗對象，以武漢微歐電設(shè)備有限公司生產(chǎn)的高壓開關(guān)機械特性測試儀MEGK-E（精度為0.5%）測量的數(shù)據(jù)為標準數(shù)據(jù)進行對比。在該系統(tǒng)上電后，按鍵按下后，開始對斷路器進行合閘操作，在系統(tǒng)運行經(jīng)過一段時間以后，在對斷路器進行分閘操作，并將得到的數(shù)據(jù)經(jīng)串口發(fā)送至PC 端進行濾波前后的電流波形及電流最大值和分合閘時間的顯示，結(jié)果如圖6 所示。在分合閘操作重復(fù)進行50 次，測量結(jié)果與標準數(shù)據(jù)基本一致，誤差在允許范圍內(nèi)，任取其中5 次結(jié)果制成表格，如表1 和表2 所示。

圖6 PC 顯示界面Fig.6 PC display interface

表1 斷路器合閘測試結(jié)果Tab.1 Test results of circuit breaker closing

表2 斷路器分閘測試結(jié)果Tab.2 Test results of circuit breaker opening

實驗結(jié)果表明，F(xiàn)IR 濾波器能有效地濾除干擾和平滑處理波形，并且保證波形不發(fā)生失真。斷路器正常工作時分合閘時間在一定范圍內(nèi)波動，通過與高壓開關(guān)機械特性測試儀MEGK-E（精度為0.5%）測量的數(shù)據(jù)進行對比，誤差在允許的范圍內(nèi)。

5 結(jié)語

本文FPGA 為核心處理器，利用霍爾電流傳感器檢測分合閘線圈的電流波形，并得到分合閘線圈電流最大值及分合閘時間，經(jīng)過多次實驗得出以下結(jié)論：該系統(tǒng)可以實現(xiàn)對高壓斷路器分合閘線圈電流和分合閘時間的檢測，且誤差極小；采用FIR 數(shù)字濾波對電流波形數(shù)據(jù)進行處理并且不發(fā)生波形失真；通過對輔助開關(guān)狀態(tài)的改變，可以實現(xiàn)對剛分和剛合時間點進行確定。通過以上研究可以確定本方案能夠準確、可靠地對分合閘線圈電流波形進行采集以及對電流最大值和分合閘時間進行確定，為故障診斷提供了重要依據(jù)。