管式PECVD工藝對(duì)組件PID的影響研究

李 景，王貴梅，王玉肖，劉 苗，許志衛(wèi)

(晶澳太陽能有限公司，河北邢臺(tái) 055550)

近幾年來業(yè)內(nèi)對(duì)晶硅光伏組件系統(tǒng)出現(xiàn)電勢誘導(dǎo)衰降(potential induced degradation，PID)現(xiàn)象的機(jī)理進(jìn)行了較多研究，P 型電池的PID 衰減，已經(jīng)被證實(shí)是由于玻璃中Na 離子的遷移產(chǎn)生一個(gè)并聯(lián)的分路，導(dǎo)致并聯(lián)電阻降低[1]。PID 的影響因素涉及封裝材料性能及電池制造技術(shù)等方面，較為寬泛，本文重點(diǎn)研究了多晶硅電池管式等離子增強(qiáng)化學(xué)氣相沉積(plasma enhanced chemical vapor deposition，PECVD)工藝對(duì)組件抗PID 性能的影響。

1 實(shí)驗(yàn)

采用北方華創(chuàng)管式PECVD 對(duì)P 型156 MH 多晶硅片進(jìn)行鍍膜。采用北京量拓科技有限公司EMPro-PV 橢偏儀測試膜厚折射率。采用美國Sinton 的WCT120 測試鍍膜后電池片少子壽命。采用上海漢測的HHW1800F 雙“85”測試箱測試60版型組件PID。

1.1 實(shí)驗(yàn)背景

常規(guī)P 型多晶硅電池正常生產(chǎn)工藝流程為：鏈?zhǔn)剿嶂平q→管式磷擴(kuò)散制備PN 結(jié)→鏈?zhǔn)綕穹涛g去除背面及邊緣PN結(jié)→臭氧氧化→正面PECVD 鈍化減反射→印刷正背面金屬電極→燒結(jié)形成歐姆接觸→IV 測試分選。

如圖1 所示，在管式PECVD 工藝步驟中，在鍍膜步前通常帶有預(yù)淀積步，此步驟開啟功率和NH3，利用NH3電離出的等離子體轟擊電池片表面，起到去除雜質(zhì)的作用，本文重點(diǎn)研究保留和去除預(yù)淀積步驟、鍍膜步驟對(duì)PID 性能的影響，鍍膜步驟重點(diǎn)觀察單層膜、雙層膜以及底層膜(貼近硅片子層氮化硅膜)的膜厚和折射率對(duì)PID 性能的影響。

圖1 管式PECVD工藝步驟

1.2 實(shí)驗(yàn)方案

實(shí)驗(yàn)原料硅片采用晶澳太陽能有限公司自產(chǎn)的P 型多晶硅片，硅片尺寸為156 mm×156 mm，厚度為180 μm，電阻率為1～3 Ω·cm。實(shí)驗(yàn)樣片為同一鑄錠硅切割硅片。原料硅片經(jīng)過以下工藝流程：鏈?zhǔn)剿嶂平q→管式磷擴(kuò)散制備PN 結(jié)→鏈?zhǔn)綕穹涛g去除背面及邊緣PN 結(jié)→臭氧氧化。在管式PECVD 不同工藝條件下鍍膜，做成電池后，封裝成組件，實(shí)驗(yàn)分為7 個(gè)條件，每個(gè)條件做10 塊72 版型組件(12 片電池成一串，6 串電池串聯(lián)成72 版型組件)，疊膜膜厚目標(biāo)值為80 nm，折射率目標(biāo)值為2.10%。氮化硅結(jié)構(gòu)示意圖如圖2 所示。

圖2 膜層結(jié)構(gòu)示意圖

不同樣品工藝處理方式如表1 所示。

表1 不同樣品不同管式PECVD 工藝條件

將實(shí)驗(yàn)組件放置在溫度85 ℃、濕度85%的測試箱內(nèi)，同時(shí)給組件加-1 500 V 的電壓，模擬電站運(yùn)行過程中的負(fù)偏壓情況，設(shè)定測試時(shí)間96 h，測試時(shí)間結(jié)束后自動(dòng)停止加負(fù)偏壓，即停止PID 測試。對(duì)比PID 測試前后組件的電性能變化，從而分析出組件PID 的衰減情況[2]。PID 測試前后功率損失(power loss，PL)=1-測試后功率/測試前功率。

2 結(jié)果與討論

實(shí)驗(yàn)樣品PID 測試結(jié)果如表2 所示，其中各項(xiàng)電性能參數(shù)以及PL值均為每組樣品對(duì)應(yīng)的10 塊組件測試平均值。

表2 組件PID 測試前后光電轉(zhuǎn)換參數(shù)變化

2.1 預(yù)淀積步驟影響

樣品a 和樣品b 都采用單層膜，樣片b 取消預(yù)淀積步驟，數(shù)據(jù)表明，取消預(yù)淀積步驟，抗PID 性能提升。由于臭氧常溫氧化，厚度較薄，橢偏儀無法測量膜厚，我們用硅片少子壽命間接表征鈍化效果(每組樣品分別抽取5 片測試其少子壽命值)。根據(jù)有無預(yù)淀積步測試少子壽命的結(jié)果如表3 所示，取消預(yù)淀積步驟少子壽命相對(duì)高35%。我們分析取消預(yù)淀積步驟，抗PID 性能提升的原因是由于減少了預(yù)淀積過程中等離子體對(duì)硅片表面的轟擊，減少臭氧氧化層結(jié)構(gòu)遭到破壞，更好地保證了氧化層對(duì)硅片表面的鈍化效果。

表3 不同樣品的少子壽命值

2.2 單層膜/雙層膜影響

同樣是去除預(yù)淀積步驟，樣品b 為單層氮化硅膜，樣品c為雙層氮化硅膜，底層膜膜厚20 nm，折射率2.20%，上層膜膜厚64 nm，折射率2.05%。測試結(jié)果如表2 所示，樣品c 比樣品b 的抗PID 性能好，即雙層氮化硅比單層氮化硅的抗PID 性能好。這是由于雙層膜中接觸硅片的底層膜折射率高，氮化硅為富硅薄膜，有利于飽和與硅接觸界面的懸掛鍵，而且有利于在退火條件下放出氫原子進(jìn)入硅片內(nèi)部，表面固定電荷有所下降，場鈍化效應(yīng)下降，但是界面態(tài)密度也下降，化學(xué)鈍化效應(yīng)上升，最終呈現(xiàn)的鈍化結(jié)果上升，減少缺陷中心對(duì)Na+的捕獲，降低表面復(fù)合[3-6]。

2.3 底層膜膜厚/折射率影響

去除預(yù)淀積步驟，都是雙層膜工藝，樣品c、d、e 底層膜膜厚20 nm，折射率2.2-2.25-2.3 依次升高，圖3(a)數(shù)據(jù)表明，底層膜膜厚一定，折射率越高，抗PID 性能越好。

去除預(yù)淀積步驟，都是雙層膜工藝，樣品e、f、g 底層膜折射率2.3，膜厚20 nm-30 nm-40 nm 依次遞增，圖3(b)數(shù)據(jù)表明，底層膜折射率一定，膜厚越高，抗PID 性能越好。

圖3 不同底層膜的PL數(shù)據(jù)

有研究認(rèn)為氮化硅減反射膜是發(fā)生極化效應(yīng)的根源，一方面電荷離子聚集在氮化硅表面，誘導(dǎo)一個(gè)電場抑制鈍化效果，增加表面復(fù)合速率；另一方面，Na+擴(kuò)散到硅體內(nèi)，發(fā)射極Na+濃度增加，從而使PN 結(jié)減弱[7]。當(dāng)?shù)铚p反射膜貼近硅片子層厚度變厚或者折射率升高時(shí)，氮化硅薄膜鈍化性能提高，光電導(dǎo)效應(yīng)增強(qiáng)，減少電池漏電通道，降低電池表面電荷富集能力，導(dǎo)致正電荷在電池表面誘導(dǎo)電場難度增加，從而減弱PID 效應(yīng)[8]。

3 結(jié)論

管式PECVD 工藝步驟和參數(shù)對(duì)多晶硅光伏組件PID 存在較大影響，降低多晶硅光伏組件PID 風(fēng)險(xiǎn)的方法如下：

(1)去除預(yù)淀積步可以改善抗PID 性能。

(2)雙層膜比單層膜抗PID 性能好。

(3)底層膜厚一定，提高底層折射率可以改善抗PID 性能。

(4)底層折射率一定，提高底層膜厚可以改善抗PID 性能。

(5)去除預(yù)淀積步對(duì)電池片光電轉(zhuǎn)換效率影響不大，為了保證電池片光電轉(zhuǎn)換效率，底層膜膜厚和折射率不能無限增加，實(shí)際生產(chǎn)過程中綜合考慮電池轉(zhuǎn)換效率和抗PID 性能，需要選取適當(dāng)?shù)牡讓幽すに噮?shù)。